5 BLOCOS COMBINATÓRIOS ESPECIAIS

Documentos relacionados
Circuito combinacional

Multiplexadores e Demultiplexadores. Aplicações Produto canônico Noções de Multiplexadores Noções de Demultiplexadores Funcionamento Exemplos

Implementação de Funções Lógicas com Multiplexadores e Decodificadores

DEMULTIPLEXADORES. Genericamente um Demux pode ser representado pelo modelo abaixo: DEMUX de n Canais ... A 1 A 2 A m-1

Multiplexadores e Demultiplexadores

Circuitos Combinacionais

Introdução. Aplicações de Circuitos Combinacionais. Combinacionais. Combinacionais. Combinacionais. Combinacionais. de Eletrônica Digital (Parte III)

USP -ESCOLA POLITÉCNICA PCS - DEPARTAMENTO DE ENGENHARIA DE COMPUTAÇÃO E SISTEMAS DIGITAIS. Exercícios preparatórios Memórias Prof.

PCS Sistemas Digitais I. Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state. Prof. Dr. Marcos A. Simplicio Jr.

MULTIPLEX E DEMULTIPLEX

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

SISTEMAS DE MULTIPLEXAÇÃO E DEMULTIPLEXAÇÃO ANÁLISE DOS CIs COMERCIAIS 74LS153 e 74LS155

MULTIPLEXADOR E DEMULTIPLEXADOR

SSC0112 Organização de Computadores Digitais I

MULTIPLEXADOR E DEMULTIPLEXADOR (Unidade 4)

Multiplexadores e Demultiplexadores Prof. Rômulo Calado Pantaleão Camara

Eletrônica Digital Lista de Exercícios

Multiplexadores e Demultiplexadores

Síntese de Circuitos Seqüenciais

Aula 14: Lógica e circuitos digitais

MULTIPLEXADORES E DEMULTIPLEXADORES

ARITMÉTICA BINÁRIA. Adão de Melo Neto

PCS3515 Sistemas Digitais. Blocos Básicos

A representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:

Eletrônica Digital I TE050. Circuitos Combinacionais

Circuitos Combinacionais. Arquitetura de Computadores I

Exemplo 1 de Projeto de Circuito Síncrono: Multiplicador Binário

Multiplexador / Demultiplexador UFJF FABRICIO CAMPOS

Projeto de Lógica Combinatória

Álgebra de Boole e Simplificação de Circuitos Lógicos

Dispositivo Lógico Programável(PLD)

*********************

Introdução à Computação

Técnicas Digitais para Computação

SISTEMAS DIGITAIS (SD)

CIRCUITO PARA VERIFICAÇÃO DE SENHAS

UFMG DCC Álgebra de Boole. Slides ligeiramente adaptados daqueles do professor Osvaldo Farhat de Carvalho, DCC, UFMG

Codificadores e Decodificadores Prof. Rômulo Calado Pantaleão Camara

Lógica de Seleção e Mapeamento de Memória

Operações com vetores

Sistemas Digitais. Multiplexadores Demultiplexadores Arranjos. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg. Editado por (DARA)

Multiplexadores e Demultiplexadores

Organização e Arquitetura de Computadores. A Arquitetura no nível da lógica digital Prof.: Hugo Barros

Circuitos Decodificadores

ELETRÔNICA DIGITAL. Parte 11 Multiplexadores e Demultiplexadores. Professor Dr. Michael Klug. 1 Prof. Michael

Capítulo13 Arquiteturas de Dispositivos Lógicos Programáveis Pearson. Todos os direitos reservados.

SISTEMAS DIGITAIS. 2- Considere a seguinte tabela de verdades: 1/10 1ª chamada /

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

PCS 3115 (PCS2215) Blocos básicos

Álgebra Booleana. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

SOLUÇÃO : 2) Converter os números da base 10 para a base 5. N1 = (134) 10 N2 = (245) 10. Resposta : N1 = (1014) 5 N2 = (1440) 5

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

LISTA DE EXERCÍCIOS #2 (BASEADO NO ENADE COMPUTAÇÃO)

ENGC40 - Eletrônica Digital

ALU ULA. Operações lógicas bit a bit. Operações lógicas bit a bit 24/02/2015

Laboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro

3. Revisão de Eletrônica Digital

DECODIFICADORES. Capítulo 5

Sistemas Digitais Módulo 9 Multiplexadores e Demultiplexadores

Projeto de Circuitos Lógicos. Introdução ao Computador 2010/01 Renan Manola

Aula Expositiva 03. DCC 001 Programação de Computadores 2 o Semestre de 2011 Prof. Osvaldo Carvalho DCC

Eletrônica Digital I (EDL I)

Representação por Variáveis de Estado

Eletrônica e Circuitos Digitais Aula 16 Circuitos Lógicos MSI. Daniel S Batista

1. Sistemas de numeração e códigos 23

Circuitos Lógicos Combinacionais Aula Prática

Arquitetura de Computadores Aula 9 Portas Lógicas

Arquitetura de Computadores. Tiago Alves de Oliveira

CAPÍTULO IV. Um display de 7 segmentos mostra ao usuário de um sistema digital um algarismo de 0 a 9, conforme mostra as figuras 1,2 e 3.

3 Circuitos Combinacionais

ÁLGEBRA BOOLEANA E LÓGICA DIGITAL AULA 04 Arquitetura de Computadores Gil Eduardo de Andrade

ELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica

Circuitos de Apoio. UEM/CTC Departamento de Informática Curso: Ciência da Computação Professor: Flávio Rogério Uber

CAPÍTULO VI DECODIFICAÇÃO DE I/O E MEMÓRIA

f (x 3,x 2,x 1,x 0 ) = Π M (1,4,8,9,10,15). Π M d (12,13)

Circuitos Combinacionais

Aula 11. Dispositivos Lógicos Programáveis. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Painel Luminoso com LEDs

Curso de CA - Parte 6

Conversor pleno monofásico: Conversor pleno trifásico: onde V s é a tensão eficaz de fase e α o ângulo de disparo dos tiristores.

Organização e Arquitetura de Computadores I

ARQUITETURA DE COMPUTADORES. Nível da Lógica Digital. Prof.: Agostinho S. Riofrio

Módulo 3 Circuitos Combinatórios

Parte # 5 - Circuitos Combinacionais

EXERCÍCIOS DE PREPARAÇÃO PARA PROVA B2

Nível da Lógica Digital

Painel Luminoso com LEDs

Dados espaciais Árvores R

Circuitos Digitais. Conteúdo. Introdução. Circuito Gerador de Produtos Canônicos. Circuito Gerador de Produtos Canônicos

Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Sistemas Eletrônicos - PSI

Lista de Materiais. Laboratório P111 BC Resistor ¼ W

CIRCUITOS SOMADORES = = =

ELETRÔNICA DIGITAL. Parte 8 Multiplexadores e Demultiplexadores. Prof.: Michael. 1 Prof. Michael

UFMT. Ministério da Educação UNIVERSIDADE FEDERAL DE MATO GROSSO PRÓ-REITORIA DE ENSINO DE GRADUAÇÃO PLANO DE ENSINO

Circuitos Integrados. Nível da Lógica Digital (Aula 7) Circuitos Combinacionais. Circuitos Lógicos Digitais Básicos. Multiplexadores (1)

PCS 3115 (PCS2215) Blocos básicos

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

CIRCUITOS LÓGICOS COMBINACIONAIS: MULTIPLEXADORES E DEMULTIPLEXADORES

Transcrição:

5 LOOS OMINTÓRIOS SPIIS lgumas unções de chaveamento são largamente utilizadas em sistemas digitais. Por esse motivo, tais unções merecem um detalhamento especíico. Incluem-se nessa categoria as unções correspondentes aos seguintes blocos combinatórios: decodiicadores, multiplexadores, demultiplexadores, somadores, comparadores, unidades lógicas e aritméticas, etc. Neste texto serão detalhados os três primeiros blocos citados. 5. - ecodiicadores: Um decodiicador é um bloco combinatório com n entradas n saídas (no máximo) O que caracteriza o bloco decodiicador é o ato de, para cada combinação dos valores das n entradas, apenas uma das n saídas assumir valor lógico igual a (decodiicador tipo ) * ou valor lógico igual a (decodiicador tipo ). ostuma-se denominar as entradas do decodiicador de "endereços". Opcionalmente, os blocos decodiicadores podem possuir uma ou várias entradas adicionais de habilitação: entradas i (nable) * Tipo e Tipo são denominações usadas apenas neste texto para acilitar a identiicação. Proa. dith Ranzini 4/4 5-

º TIPO: xemplo de ecodiicador 4: 6 TL VR NTRS x x x x SÍS s 5 s 4 s s s s s s s - - - - - x x x x - - - - - - - - - - - - Representação: x x x x 4:6 s s s 5 NL Proa. dith Ranzini 4/4 5-

nalisando a tabela da verdade, para =, veriica-se que cada saída s i corresponde a um mintermo, isto é, s i = m i. O circuito típico de um decodiicador é mostrado a seguir: s s s 5 x x x x x x x x Figura 5. - ircuito de um decodiicador do tipo º TIPO: xemplo de decodiicador 4:6 Representação: x x x x 4:6 s s s s 5 NL Proa. dith Ranzini 4/4 5-

TL VR NTRS x x x x SÍS s' 5 s' 4 s' s' s' x x x x ada saída s' i corresponde a um MXTRMO, ou seja s' i = M i O circuito típico desse decodiicador é semelhante ao da igura 5., substituindo-se as portas N por portas NN. Proa. dith Ranzini 4/4 5-4

5.. - onstruções Típicas: omo obter decodiicadores com um maior número de entradas e saídas, a partir de decodiicadores menores? º xemplo: ados dois decodiicadores :8, obter um decodiicador 4:6 s z x x x x :8 s s 7 z z7 NL :8 s s s 7 z 8 z9 z 5 Figura 5. - ecodiicador 4:6 construído com decodiicadores :8 Observando a igura 5., veriica-se que: = : habilita o 4:6 x = : habilita o :8 superior (saídas de a 7) x = : habilita o :8 inerior ( saídas de 8 a 5) Se a aplicação do 4:6 dispensar o sinal de NL, as portas N e podem ser eliminadas. º xemplo: Obter um 6:64, utilizando decodiicadores menores (:4 ou :8 ou 4:6) Proa. dith Ranzini 4/4 5-5

Uma possível solução é mostrada na igura 5. x x x x s 4:6 s 5 z z 5 s s 4:6 s 5 z 6 z x 5 x 4 NL NL = habilita todos :4 s s s s 4:6 s 5 z z 47 NL = desabilita todos z 48 s 4:6 4 s 5 z 6 x 5 x 4 x x x x x x x x --- seleciona o x x x x --- seleciona o x x x x --- seleciona o x x x x --- seleciona o 4 Figura 5. - ecodiicador 6:64 Proa. dith Ranzini 4/4 5-6

5.. - plicação de ecodiicadores ndereçamento de memórias e periéricos Obtenção de unções de chaveamento Nos exemplos a seguir será mostrado como realizar unções de chaveamento com decodiicadores. ssa aplicação é óbvia, uma vez que as saídas dos decodiicadores correspondem a mintermos (tipo ), ou a MXTRMOS (tipo ) xemplo : Obter ( a, b, c, d ) = (,, 5, 9, ) + signiicativo om decodiicador do tipo a b c d 4:6 s s s 5 s 9 s = om decodiicador do tipo a b c d 4:6 s s s 5 s 9 s = Proa. dith Ranzini 4/4 5-7

º xemplo : Obter ( a, b, c, d ) = π (, 4, 7, 9, ) + signiicativo om decodiicador do tipo a b c d 4:6 s s 4 s 7 s 9 s = om decodiicador do tipo s a s 4 b s 7 c 4:6 s d 9 s = ecodiicadores eram utilizados para a obtenção de unções de chaveamento quando se pretendia obter várias unções das mesmas variáveis. tualmente adotam-se soluções com ROMs, PROMs PLs Proa. dith Ranzini 4/4 5-8

5.. - ecodiicadores speciais Há alguns decodiicadores que não possuem exatamente n saídas. Um decodiicador que se enquadra nessa categoria é o decodiicador - para - ecimal, cuja tabela da verdade é apresentada a seguir: x x x x : ecimal 9 NL V Á L I O S N Ã O V Á L. NTRS X X X X SÍS 9 8 7 6 5 4 x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x x Proa. dith Ranzini 4/4 5-9

O circuito é mostrado na igura 5.4 x x x 4 5 6 7 8 x 9 NL Figura 5.4 - - ecimal Proa. dith Ranzini 4/4 5-

5..4 - odiicadores locos codiicadores (ou transcodiicadores) geram códigos especíicos (ou transormam um código em outro). Um transcodiicador muito utilizado é o -7 segmentos, mostrado na igura 5.5. x x x x -7 segmentos F G F G Figura 5.5 - - 7 segmentos tabela que descreve o comportamento desse codiicador é apresentada a seguir: igito ódigo ódigo Sete-segmentos ecimal x x x x F G 4 5 6 7 8 9 Proa. dith Ranzini 4/4 5-

Uma possível implementação desse codiicador é mostrada na igura 5.6 (apenas os segmentos, e estão detalhados). x x x x 4:6 4 5 6 7 8 9 s s s s s4 s5 s6 s7 s8 s 9 NL = Figura 5.6 - -7 segmentos (detalhe dos segmentos, e ) Proa. dith Ranzini 4/4 5-

5. - Multiplexadores ( ou Portas de Seleção) Um multiplexador é um bloco que seleciona uma, dentre n entradas, conectando-a à saída. Para selecionar a entrada que será conectada à saída, há n entradas adicionais de controle. Opcionalmente pode haver também um sinal ou vários sinais de habilitação (NL) xemplo: 4: I I I I 4: I,I,I,I : entradas, : sinais de controle para selecionar uma das 4 entradas NL TL VR NL I I I I MP I I I I I I I I I I I I I I I I I I I I I I I I x x I I I I = ( ' ' I + ' I + ' I + I ) NL Proa. dith Ranzini 4/4 5-

ircuito interno do 4: I I I I I I I I NL Figura 5.7-4: Proa. dith Ranzini 4/4 5-4

penas para exempliicar, a igura 5.8 apresenta um :, que requer apenas sinal para seleção (). I I I I NL Figura 5.8 - : 5.. - onstruções Típicas: omo obter, a partir de multiplexadores menores, um com um maior números de entradas? º xemplo: Obter um 8: a partir de blocos 4: I I I I 4: I 4 I 5 I 6 I 7 4: = superior habilitado = inerior habilitado Figura 5.9-8: Proa. dith Ranzini 4/4 5-5

O circuito da igura 5.9 não tem uma entrada de NL para o 8:. Uma possível solução para introduzir essa entrada de habilitação é mostrada na igura 5.. I I I I 4:. M I 4 I 5 I 6 I 7 4: = NL M. M = M = superior habilitado = inerior habilitado = ----> = M Figura 5. - 8: com NL º xemplo: Obter um 6: a partir de blocos multiplexadores 4: solução é mostrada na igura 5. Proa. dith Ranzini 4/4 5-6

I I 4: I 4 I 7 I 8 I 4: 4: 4: NL I I 5 4: 4 Figura 5. - 6: Proa. dith Ranzini 4/4 5-7

Uma solução alternativa, onde se utiliza também um decodiicador :4, é mostrada na igura 5. I I 4: NL :4 s s s s I 4 I 7 I 8 I 4: 4: ontrole + signiicativo I I 5 4: 4 4 Figura 5. - 6: Proa. dith Ranzini 4/4 5-8

5.. - Implementação de Funções de haveamento om um único n : é possível obter QULQUR unção de chaveamento de n variáveis. I I 4 I I 8 I I 5 I I 9 I I 7 I5 I I I 6 I 4 I MP 6: Σ apresentada omparando-se os dois mapas, obtém-se o circuito que gera a unção "" "" 4 5 6 7 6: 8 9 4 5 NL = "" Proa. dith Ranzini 4/4 5-9

Ligando-se convenientemente as entradas desse 6: em ZRO ou em UM, obtém-se qualquer unção de 4 variáveis. Também com menores é possível obterem-se unções de chaveamento. No exemplo que está sendo estudado, poder-se-ia utilizar um 8: de várias maneiras. a ) "" "" "" "" "" "" "" 4 5 6 7 8: pois = ''' + '' + ' + ' b ) ' "" 4 8: "" 5 6 7 pois = '''' + ''' + '' + ' + '' + ' Proa. dith Ranzini 4/4 5-

mesma unção também poderia ser obtida através de um 4:. Por exemplo: ' "" 4: ' Obviamente, neste caso, oi necessário colocarem-se portas adicionais. m geral, é possível otimizar o circuito inal, selecionando-se convenientemente as entradas de controle. ntes do aparecimento das PROMs e, posteriormente, das PLs, a implementação de unções de chaveamento com multiplexadores comerciais oi muito utilizada. tualmente essa solução já caiu em desuso, exceto em casos muito particulares. ntretanto, nos dispositivos lógicos programáveis mais complexos, alguns abricantes adotam multiplexadores para a obtenção de unções combinatórios, mas graças às erramentas de desenvolvimento essa obtenção é automática, ou seja, o projetista não interere no processo. Proa. dith Ranzini 4/4 5-

5. - emultiplexadores Um MULTIPLXOR () é um bloco combinatório que realiza uma operação inversa à do : ele recebe uma única entrada, conectando-a a uma de n saídas. saída é selecionada através de n entradas adicionais de controle. xemplo de um :4 I s s s s I : ntrada, : Seleção de uma das 4 saídas s : saídas i omo é o circuito interno de um? É exatamente igual ao de um codiicador do tipo onde, na entrada NL é conectado o sinal I e, nas entradas X a X n (endereço) são conectados os sinais de seleção. Proa. dith Ranzini 4/4 5-