Circuitos sequenciais síncronos. Sequenciais x combinatórios. Circuitos sequenciais síncronos. Composição de um circuito sequencial.

Transcrição

1 ircuitos sequenciais síncronos Organização: onceitos básicos e métodos de representação Síntese de circuitos sequenciais síncronos Projecto com bocos SSI / MSI náise de circuitos sequenciais síncronos Projecto e teste Sequenciais x combinatórios o contrário dos circuitos combinatórios, onde as saídas dependem apenas do vaor das entradas no instante considerado, nos circuitos sequenciais as saídas dependem também do vaor que as entradas tiveram em instantes anteriores Podemos portanto afirmar que os circuitos sequenciais possuem memória, onde armazenam uma informação interna de ircuitos sequenciais síncronos - ircuitos sequenciais síncronos - ircuitos sequenciais síncronos Os circuitos sequenciais dividem-se essenciamente em duas grandes casses: Os circuitos sequenciais síncronos, cujo funcionamento é cadenciado por um sina periódico de reógio e que são aquees que directamente nos interessam Os circuitos sequenciais assíncronos, que pea definição anterior ficam associados aos circuitos nos quais a transição de não é cadenciada por um sina de reógio, ou onde o sina de reógio não é periódico ircuitos sequenciais síncronos - omposição de um circuito sequencia necessidade de armazenar a informação de faz com que os circuitos sequenciais síncronos disponam de eementos de memória internos (FF) Para aém dos FF, existem dois bocos combinatórios principais, que têm por entradas a informação do e do vaor das entradas exteriores: O boco que determina qua o seguinte O boco que determina o vaor das saídas exteriores ircuitos sequenciais síncronos -

2 Modeo de uffman oco que determina o seguinte: ircuito combinatório K ircuitos sequenciais síncronos - Z seguinte oco que determina as saídas exteriores: ircuito combinatório K Z seguinte Formas básicas de representação onsideraremos as seguintes aternativas principais para a representação de circuitos sequenciais: iagrama de transição de s Tabea de transição de s Tabea de verdade iagrama ógico (já conecida) O sina de reógio só está expicitamente representado no diagrama ógico ircuitos sequenciais síncronos - Entradas exteriores eógio (K) s exteriores iagrama de transição de s Os s são indicados por círcuos e definidos por combinações de vaores ógicos presentes nas variáveis de (os FF que = = = = = constituem a memória do circuito) = = O seguinteeovaordassaídassãodefinidos peo e peo vaor das entradas, quando ocorre uma transição activa no sina de reógio ircuitos sequenciais síncronos - = Interpretação do diagrama uando o circuito se encontra no, sendo a entrada exterior (), a próxima transição activa no sina de reógio provocará a passagem para o (mantém-se o ); se, = = = = no entanto, a entrada exterior for, ocircuito passará para o ircuitos sequenciais síncronos - = = = =

3 O conceito de entrada do = circuito sequencia = Exempo para a sequência : ---(vaordasaídanofim) onvém ainda assinaar que: ssumimosqueoprimeirobitaseridoéoqueestá representado à esquerda (por convenção) O da entrada entre dois impusos de reógio é irreevante, porque o que conta é o seu vaor no momento em que ocorre a transição activa neste sina ircuitos sequenciais síncronos - = = = = = = Formas de onda nas entradas Uma vez que o que é importante é o vaor da entrada no momento em que ocorre a transição activa no sina de reógio, as seguintes formas de onda na entrada serão ou não equivaentes Entrada () eógio (K) (Z) ircuitos sequenciais síncronos - Entrada () eógio (K) (Z) Tabea de transição de = s Esta tabea contém exactamente a = mesma informação que o diagrama de transição de s, mas agora na forma tabuar seguinte (quando =) (quando =) ircuitos sequenciais síncronos - = = = = = = Tabea de verdade tabea de verdade contém uma descrição mais pormenorizada do circuito, uma vez que a aocação de s já foi reaizada ua foi a aocação de s que conduziu à tabea de verdade à direita, para o nosso exempo ircuitos sequenciais síncronos - = = = = = = = = S S NS NS Z

4 Interpretação da tabea de verdade Usa-se a designação S para indicar o vaor das variáveis de (state) e NS para representar o S S NS NS Z seu vaor seguinte (next state) No caso da primeira ina da tabea, teremos que se o circuito se encontrar no (S,S=) e a entrada exterior for =, então a próxima transição activa no sina de reógio manterá o circuito no (NS,NS=) e a saída continuará em Z= ircuitos sequenciais síncronos - impementação das variáveis de s variáveis de são normamente impementadas por recurso a circuitos bi-estáveis, a que se dá a designação abitua de fip-fops (FF) Existem três tipos principais de FF: FF do tipo (os que usaremos com maior frequência) FFdotipoJ-K FFdotipoT ircuitos sequenciais síncronos - Os FF do tipo Os FF do tipo J-K Num FF do tipo, a saída assume o vaor da entrada por cada transição activa no sina de reógio Num FF deste tipo, o (S) corresponde às saídas e o seguinte (NS) às entradas K / ant /ant ant /ant ant /ant ircuitos sequenciais síncronos - K Nos FF J-K, o vaor da saída é definido peo vaor presente nas duas entradas (J e K), quando ocorre a transição activa no sina de reógio (qua a correspondência J K K / ant /ant que existe neste J caso entre S, K K /ant ant NS, J, K e ) ant /ant ant /ant ant /ant ircuitos sequenciais síncronos -

5 Os FF do tipo T Nos FF do tipo T (togge), a saída é compementada por cada transição activa no sina de reógio (e para este caso, qua a correspondência entre S, NS, T e ) T K / ant /ant /ant ant ant /ant ant /ant ant /ant ircuitos sequenciais síncronos - T K Utiização dos FF No circuito considerado, o uso de FF para as variáveis de evaria a uma soução como a seguinte: Z K ircuitos sequenciais síncronos - = = ircuito combinatório = = = = = = Z seguinte Máquinas de Moore e máquinas de Meay Nas máquinas de (circuitos sequenciais com um número finito de s) do tipo Moore, as saídas dependem apenas do do circuito Nas máquinas de Meay as S S NS NS Z saídas dependem do e do vaor das entradas O exempo que temos vindo a considerar corresponde a... ircuitos sequenciais síncronos - istinção entre máquinas de Moore e de Meay representação apresentada abaixo corresponde a uma máquina de Moore ou de Meay (entradas exteriores) ircuito combinatório (geração do seguinte) K seguinte ircuitos sequenciais síncronos - ircuito combinatório (geração das saídas) Z (saídas exteriores)

6 Exempo : Um detector de janea presente o diagrama de transição de s para um circuito com uma entrada, à qua cegam continuamente (em forma ) paavras de bits, e com uma saída, que deverá ser coocada em sempre que a paavra ida pertença ao intervao [,] ssuma que a saída é considerada váida apenas durante cada terceiro cico de reógio, após o que se inicia imediatamente a eitura de uma nova sequência ircuitos sequenciais síncronos - Exempo : Um detector de janea (concusão) ssumindo que o bit mais significativoéidoem primeiro ugar, concuímos facimente que as sequências que devem coocar a saída em são aqueas nas quais os dois primeiros bits idos são diferentes: (), (), ()e (). ircuitos sequenciais síncronos - E F,, Exempo : Um votador sequencia presente o diagrama de transição de s para um circuito com uma entrada e uma saída, que deverá ser coocada em sempre que a entrada se mantiver no mesmo durante peo menos dois impusos de reógio consecutivos (votando a quando esta situação deixar de ter ugar) ircuitos sequenciais síncronos - Exempo : Um votador sequencia (concusão) : inicia - : onde já foi ido o primeiro - : onde já foi ido o primeiro - : onde já foram idos dois (e portanto a saída está em ) - E: onde já foram idos dois (e portanto a saída está em ). ircuitos sequenciais síncronos - E

7 Síntese de máquinas de síntese de máquinas de, seja de Moore ou de Meay, é feita de acordo com o seguinte conjunto de etapas: epresentação forma ocação de s onstrução da tabea de verdade Obtenção da soma mínima Exempo : Um detector de Z dupas sequências eógio (K) Pretende-se iustrar a apicação das quatro etapas principais referidas na transparência anterior, através do exempo concreto de um circuito com as seguintes características funcionais: O circuito deverá possuir duas entradas, nas quais se pretende detectar a ocorrência simutânea da sequência (representa-se à esquerda o primeiro bit ido) Sequências sobrepostas devem ser consideradas váidas ircuitos sequenciais síncronos - ircuitos sequenciais síncronos - Exempo : Um detector de dupas sequências (cont.) Exempo do diagrama tempora para uma situação típica de funcionamento: Entrada Entrada eógio (K) eógio (K) Z Exempo : Um detector de dupas sequências (cont.) epresentação forma (diagrama de transição de s):,, ua a sequência de transição de s que corresponde ao =, diagrama tempora abaixo Entrada Entrada,,, (Z) ircuitos sequenciais síncronos - eógio (K) (Z) ircuitos sequenciais síncronos -

8 Exempo : Um detector de dupas sequências (cont.) onsiderando a aocação de s -, -, - e,, -: =, ircuitos sequenciais síncronos -,,, Z () () () () () () () () () () () () () () () () / Exempo : Um detector de dupas sequências (cont.) Obtenção da soma mínima: / / / / / / / / =*/*/+*/** =* Z=* ircuitos sequenciais síncronos - / / / Z () () () () () () () () () () () () () () () () Exempo : Um detector de dupas sequências (cont.) iagrama ógico correspondente à soma mínima obtida: Entrada Entrada ircuitos sequenciais síncronos - / / K K K Exempo : Um comparador Z sequencia No sentido de iustrar a situação mais reaista de nos confrontarmos com uma especificação incompeta / ambígua, consideraremos agora o caso de um circuito com as seguintes características funcionais: Pretende-se efectuar a comparação de duas paavras com bits cada uma (paavras M e N), produzindo uma saída que indique quando M N Pretende-se que a comparação seja efectuada bit a bit, com início peo bit mais significativo ircuitos sequenciais síncronos - eógio (K)

9 Exempo : Um comparador sequencia (cont.) úvidas por escarecer na especificação inicia: Existe agum sina exterior que indique o início de uma nova comparação Ou assume-se que estão permanentemente a ser efectuadas novas comparações, correspondendo cada quarto impuso de reógio à comparação do primeiro bit (o mais significativo) do novo par de paavras Exempo : Um comparador sequencia (cont.) ssumindo a existência de um sina exterior de iniciaização (reset), cegamos ao seguinte diagrama de transição de s: M: t- t- t N: t- t- t =,,, reset,,,, E ircuitos sequenciais síncronos - ircuitos sequenciais síncronos -,,, Exempo : Um comparador sequencia (cont.) O sina de reset exterior: einiciaização eógio (K) einiciaização eógio (K) >> ompara o MS Z=M N estáváida(eoéou) ircuitos sequenciais síncronos - einiciaização Z=M N Z = M (menor ou igua a) N Exempo : Um comparador sequencia (cont.) impementação do sina de reset poderia também ser feita através de um pino específico dos FF-: ST oco combinatório ( seguinte) K ircuitos sequenciais síncronos - oco combinatório (saídas) Z=M N

10 Exempo : Um comparador sequencia (cont.) Se ocircuito não dispuser de reset exterior, efectuando constantemente comparações, teremos o seguinte diagrama de transição de s: ircuitos sequenciais síncronos - M: t- t- t N: t- t- t =, MS: it mais significativo,,,, E F,,,,,,,,,,,,, G it intermédio S: it menos significativo I Exempo : Um comparador sequencia (cont.) aso de M= e N= (M N verdadeiro): Entrada (M) Entrada (N) eógio (K) (Z) F I Fim desta comparação ircuitos sequenciais síncronos - Início da seguinte M: t- t- t N: t- t- t =, MS: it mais significativo,,,, E F,,,,,,,,,,,,, G I it intermédio S: it menos significativo Síntese de máquinas de Meay síntese de máquinas de Meay segue um conjunto de passos idêntico ao que consideramos para estes dois exempos de máquinas de Moore s diferenças face às máquinas de Moore existem apenas na etapa de representação forma, onde... esta referir que uma mesma máquina de s pode naturamente apresentar saídas destes dois tipos (Moore e Meay) ircuitos sequenciais síncronos - Projecto com bocos SSI / MSI Ta como sucedia com os circuitos combinatórios, também neste caso o procedimento de projecto mais comum na prática consiste em recorrer aos componentes de catáogo já disponíveis, reservando a síntese de circuitos à medida aos casos em que isso seja reamente necessário Interessa-nos pois conecer quais os principais tipos de bocos SSI / MSI disponíveis neste domínio ircuitos sequenciais síncronos -

11 Principais bocos SSI / MSI Os principais tipos de bocos SSI / MSI do tipo sequencia, normamente disponíveis nos catáogos dos fabricantes de semicondutores, são os seguintes: Fip-fops (FF) egistos(atces) egistos de desocamento (sift registers) ontadores (counters) Fip-fops (x: ) S S & /S Entradas / P / s M = Mantém o anterior = "tanto faz" (don't care) M M Set assíncrono eset assíncrono Indeterminado (ver nota) arrega arrega Mantém = Níve ógico "ato" () = O níve tem que estar presente um "setup time" antes da subida no reógio = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio = Subida no reógio = Não ocorre subida no reógio operação ircuitos sequenciais síncronos - Indeterminado = mbas as saídas estarão em enquanto /S e / estiverem em, mas ficarão em ircuitos sequenciais síncronos - indeterminado se /S e / passarem a em simutâneo FF (cont.) (x: JK) S J K S J K J- J- - - /S Introdução ao Projecto com Sistemas igitais / e Microcontroadores / ircuitos sequenciais síncronos - J P /K- /K /K- /S / - - /- /- operação Set assíncrono eset assíncrono Indeterminado (ver nota) omuta (togge) arrega arrega Mantém = Níve ógico "ato" () /S / Entradas P J /K / = O níve tem que estar presente um "setup time" antes da subida no reógio = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio q = a etra pequena indica o da saída um "setup time" antes da subida no reógio = "tanto faz" (don't care) = Subida no reógio s /q q q /q Indeterminado = mbas as saídas estarão em enquanto /S e / estiverem em, mas ficarão em indeterminado se /S e / passarem a em simutâneo egistos x (-bit atc) /OE Entradas E n s internas M s ( a ) M Z Inibe as saídas n n Z = Níve ógico "ato" () = O níve tem que estar presente um "setup time" antes da descida no reógio (E) = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da descida no reógio (E) M = Mantém o anterior = "tanto faz" (don't care) Introdução Z = taaoimpedância Projecto com Sistemas igitais e Microcontroadores ircuitos sequenciais síncronos - = escida no reógio M operação abiita e abre as saídas abiita e memoriza as saídas Mantém OE EN EN E

12 J egistos de desocamento Entradas s (x) / -> & SG /M sa sb = "tanto faz" (don't care) = Subida no reógio ircuitos sequenciais síncronos - P x x q q q q = Níve ógico "ato" () = O níve tem que estar presente um "setup time" antes da subida no reógio q q q q = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio q = a etra pequena indica o da saída um "setup time" antes da subida no reógio q q q q q q q q q q q q q q q q q q q q sa sb operação eset esocamento M P egistos de desocamento Entradas s operação P /M S S S S n (x) /->/<-,,,,,, M SG eset Mantém esocamento para a esquerda esocamento para a direita arga paraea = Níve ógico "ato" () d, q = a etra pequena indica o da entrada ou = "tanto faz" (don't care) ircuitos sequenciais síncronos - = Subida no reógio = O níve tem que estar presente um "setup time" antes da subida no reógio = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio saída, um "setup time" antes da subida no reógio q q q q q q q q S S S P q q q q q S M q q q dn d d d d egistos de desocamento Entradas s (x) operação SG M /->,J,K /, /, eset assíncrono esocamento, cooca o primeiro andar a esocamento, cooca o primeiro andar a esocamento, comuta o primeiro andar esocamento, mantém o primeiro andar arga paraea = Níve ógico "ato" () = O níve tem que estar presente um "setup time" antes da subida no reógio = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio d, q = a etra pequena indica o da entrada ou saída, um "setup time" antes da subida no reógio = "tanto faz" (don't care) = Subida no reógio ircuitos sequenciais síncronos - /M P /PE J /K n dn / /q q q q q q q q q q q /q q /q q /q q /q d d d d /d /PE / P /K /M ontadores T & T= (x) /P /P M + + P IV IV T FF FF FF FF M ircuitos sequenciais síncronos - P Entradas de reset M M P s ontagem ontagem ontagem P

13 ontadores (x) T IV M G G /,,<- PE EP ET P M T /M P Entradas = ontagem /, qn = a etra pequena indica o da saída antes da subida no reógio = "tanto faz" (don't care) (a) saída está em quando ET estiver em e o contador estiver no útimo da contagem () Introdução ao Projecto com T= Sistemas igitais e Microcontroadores ircuitos sequenciais síncronos - = Subida no reógio EP ET /PE n s n T qn (a) qn (a) (a) operação eset = Níve ógico "ato" () = O níve tem que estar presente um "setup time" antes da subida no reógio = Níve ógico "baixo" () = O níve tem que estar presente um "setup time" antes da subida no reógio arga paraea ontagem Mantém ontadores (x) operação eset assíncrono /P PU P ircuitos sequenciais síncronos - M Entradas s /TU /T arga paraea n = n n = n ontagem ascendente ontagem ascendente ontagem descendente ontagem descendente = Níve ógico "ato" () = Níve ógico "baixo" () = "tanto faz" (don't care) () /TU = PU quando se atinge o máximo na contagem ascendente () () /T = P quando se atinge o mínimo na contagem descendente () () () T IV + G - G P /T= /T= T TU P PU M ontadores (x, cont.) M () /P PU () P () /TU /T eset Preset ontagem ascendente ontagem descendente () O sina M sobrepõe-se às entradas de carga, dados e contagem () uando em contagem ascendente, a entrada de reógio para a contagem ircuitos sequenciais síncronos - descendente (P) deve estar em ; quando em contagem descendente, a entrada de reógio para a contagem ascendente (PU) deve estar em Exempo : Um detector de sequência Pretende-se projectar um circuito que efectue constantemente a eitura de paavras com bits (vaor [..]) e produza uma saída que indique quando a paavra ida pertence ao intervao [,] O bit mais significativo é primeiro a ser ido e a saída é váida apenas em cada terceiro impuso de reógio Pretende-se uma soução baseada no registo de desocamento x ircuitos sequenciais síncronos -

14 Exempo : Um detector de sequência (cont.) K J K K S/ ue ateração averia no funcionamento do circuito, se as entradas do E-O tivessem por engano sido igadas às saídas e, em vez de e F Exempo : Um contador como detector de paridade Pretende-se recorrer ao contador x para projectar um circuito que indique quando uma paavra de bits apresenta um número ímpar de bits em onsidere-se que existe um impuso de reset a preceder cada paavra e que a saída deve estar váida apenas no quarto impuso de reógio OK INI O ENP ENT K O F ircuitos sequenciais síncronos - ircuitos sequenciais síncronos - náise de circuitos sequenciais síncronos anáise é uma actividade que surge com frequência na prática com circuitos eectrónicos, nomeadamente em situações como as seguintes: Operações de manutenção Expansão de funcionaidade (upgrading) Modificação da funcionaidade pesar da especificidade de cada caso, é possíve definir agumas regras gerais a seguir para este fim ircuitos sequenciais síncronos - náise de circuitos na forma de uffman Este tipo de circuitos é o que decorre da síntese por recurso a mapas de Karnaug, podendo a anáise destes circuitos ser feita seguindo o percurso oposto ao da síntese: Obter as equações agébricas a partir do diagrama ógico onstruir a tabea de verdade que especifica o vaor das saídas para cada combinação possíve nas entradas esenar o diagrama de transição de s ircuitos sequenciais síncronos -

15 náise de um circuito na forma de uffman: Exempo Pretende-se obter o diagrama de transição de s correspondente ao circuito seguinte: ircuitos sequenciais síncronos - / / / / K K seguinte K ircuitos na forma de uffman: Exempo (cont.) Equações: =/*/+* =/*+*/ Tabea de verdade e diagrama de s: / / / / Introdução ao Projecto com Sistemas igitais e Microcontroadores ircuitos sequenciais síncronos - K K seguinte K náise de circuitos com bocos SSI / MSI muito menor uniformização do projecto com bocos SSI / MSI torna mais difíci o estabeecimento de regras para permitir a anáise de forma sistemática omo regras de ordem gera, podemos ainda assim referir as seguintes: Identificar e compreender todos os bocos SSI / MSI ompreender a interacção entre os bocos presentes Identificar possíveis cicos de funcionamento ircuitos sequenciais síncronos - náise de circuitos com bocos SSI / MSI: Exempo Indicar qua a sequência de contagem que K tem ugar no circuito apresentado ircuitos sequenciais síncronos - O ENP ENT K O O ENP ENT K O

16 testabiidade de circuitos sequenciais s razões peas quais a geração de vectores de teste para circuitos sequenciais são bastante mais difíceis do que para circuitos combinatórios são as seguintes: Nem todas as entradas do boco combinatório são entradas primárias o mesmo modo, nem todas as saídas são saídas primárias fata pode afectar a determinação do seguinte ircuitos sequenciais síncronos - testabiidade de circuitos sequenciais (cont.) oco combinatório Exempo: obter um vector que detecte a fata s@ no circuito apresentado à direita: ircuitos sequenciais síncronos - Entrada primária K s@ (/) K K para o primária do circuito para o F=/ testabiidade de circuitos sequenciais (cont.) pesar de a determinação do vector a apicar nas entradas do boco combinatório ser simpes, os vaores a que cegamos dão-nos apenas, neste caso, a indicação do (,) que permitiria a detecção da fata esta ainda, portanto, determinar qua a sequência a apicar na entrada primária, de forma a conduzir o circuito até ao pretendido ircuitos sequenciais síncronos - testabiidade de circuitos sequenciais (cont.) tarefa, para este caso, é reativamente simpes: oco combinatório oco combinatório oco combinatório K K K s@ (/) K para o primária do circuito para o F ircuitos sequenciais síncronos - F F= = K K K s@ (/) K para o primária do circuito para o F= K F = K K s@ (/) faut-free s@ K para o primária do circuito para o / F=/

17 testabiidade de circuitos sequenciais (cont.) epare-se ainda que: simpicidade que encontrámos no exempo anterior se ficou a dever ao facto de os dois FF estarem igados como um registo de desocamento, o que torna trivia forçar a passagem para quaquer O probema surge quando é necessário determinar a sequência de transição que nos permita cegar ao pretendido, sobretudo naquees casos em que a própria transição de s é afectada pea fata considerada ircuitos sequenciais síncronos - testabiidade de circuitos sequenciais (cont.) Uma fata que afecte o diagrama de transição de s (comoéocasode s@) ajuda-nos a compreender meor este aspecto ircuitos sequenciais síncronos - Entrada primária oco combinatório K s@ (/) K K para o primária do circuito para o F=/ testabiidade de circuitos sequenciais (cont.) teração no diagrama de transição de s:,=, (qua o novo vector que detecta s@) ircuitos sequenciais síncronos -,=, s e (=) já não estão acessíveis Entrada primária oco combinatório s@ (/) K K K para o primária do circuito para o F=/ Souções ad oc para meorar a testabiidade Sendo um conjunto de regras sotas de projecto, as regras ad oc apresentam como desvantagens principais as seguintes: Não são necessariamente reutiizáveis, uma vez que cada projecto tem requisitos e probemas de testabiidade que e são específicos Não conseguem garantir eevados índices de testabiidade para quaquer tipo de circuito ircuitos sequenciais síncronos -

18 Souções ad oc para a testabiidade: Exempos títuo de exempo, podemos referir as seguintes medidas ad oc para meorar a testabiidade de circuitos sequenciais: Partição de contadores, convertendo um contador de N bits em K contadores com N/K bits, de forma a tornar mais rápida a progressão até um determinado Provisão de inas de set / reset síncronas ou assíncronas Observação directa de nós internos (por mutipexagem com saídas primárias ou acrescentando novos pinos) ircuitos sequenciais síncronos - Métodos estruturados de projecto para a testabiidade Pretendem proporcionar uma forma sistemática de forçar a passagem do circuito para quaquer pretendido, num número fixo (e reduzido) de cicos de reógio, quaquer que seja o e a fata presente no circuito Otermo estruturados impica que o método seja (quase-) universa e conduza sempre a idênticos níveis de testabiidade (que custos averá) ircuitos sequenciais síncronos - Projecto com varrimento (scan design) geração de vectores de teste pode ser argamente simpificada se cada FF for precedido por um mux de :, criando aquio a que se dá a designação de scan FF ircuitos sequenciais síncronos - K U U K K U : mux : mux : mux seguinte seguinte seguinte Entrada (scan in) (scan out) eógio (OK) Projecto com varrimento: importância do projecto com varrimento, como metodoogia estruturada de projecto para a testabiidade, pode ser meor aferida se considerarmos que no projecto sem varrimento: Parte das entradas do circuito combinatório não são directamente controáveis, por estarem igadas às saídas dos FF (nós que definem o ) Parte das suas saídas não são directamente observáveis, por estarem igadas às entradas dos FF ( seguinte) ircuitos sequenciais síncronos -

19 questão da controabiidade onsideremos que se pretende passar para o, partindo do esendoo seguinte (para as condições consideradas) ircuitos sequenciais síncronos - K K K U U U : mux : mux : mux Entrada eógio questão da controabiidade (cont.) K K U U K U : mux : mux : mux Entrada Introdução ao Projecto com Sistemas igitais e Microcontroadores eógio ircuitos sequenciais síncronos - K K U U K U : mux : mux : mux Entrada eógio questão da controabiidade (cont.) K K U U K U : mux : mux : mux Entrada Introdução ao Projecto com Sistemas igitais e Microcontroadores eógio ircuitos sequenciais síncronos - K U U K K U : mux : mux : mux Entrada eógio questão da observabiidade onsideremos que se pretende observar o vaor dos nós que definem o seguinte, para o caso anteriormente considerado ircuitos sequenciais síncronos - K U U K K U : mux : mux : mux Entrada eógio

20 questão da observabiidade (cont.) questão da observabiidade (cont.) K U : mux K U : mux K U : mux K U : mux U K : mux U K : mux U K : mux U K : mux K U : mux K U : mux K U : mux K U : mux Entrada Introdução ao Projecto com Sistemas igitais e Microcontroadores eógio ircuitos sequenciais síncronos - Entrada eógio Entrada Introdução ao Projecto com Sistemas igitais e Microcontroadores eógio ircuitos sequenciais síncronos - Entrada eógio esumo: Projecto para a testabiidade s técnicas de projecto para a testabiidade eiminam (sob o ponto de vista das ferramentas para a geração de vectores) a natureza sequencia do circuito, mas... Os mux de : impõem maiores tempos de propagação, aumentamaáreadesiícioeconduzemeventuamente a mais pinos Os projectistas deixam de ter iberdade para escoer quaisquer souções que acem mais adequadas (por exempo, não são admissíveis estruturas assíncronas) ircuitos sequenciais síncronos - oncusão Objectivo principa do capítuo: oncuir os conecimentos básicos sobre o projecto de sistemas digitais (combinatórios e sequenciais) Pistas para a continuação do estudo: ircuitos sequenciais assíncronos Modeação ógica com maiores níveis de abstracção e síntese automática ircuitos sequenciais síncronos -