Disciplina: Laboratório de Circuitos Digitais

Transcrição

1 Universidade Federal de São Carlos Disciplina: Laboratório de Circuitos Digitais Prof. Dr. Emerson Carlos Pedrino 7ª Prática: Introdução à Verilog-HDL e á Lógica Sequencial Data: 22/05/2014 Nome: Adrián Agüero Faraldo RA: Introdução O seguinte trabalho é um relatório dos fatos realizados nas aulas dos dias 22 de maio do Onde foi estudado mais exemplos (uso de Flip-Flop)detalhados desenvolvidos em Verilog linguajem de descrição de hardware amplamente utilizada. Finalmente, foi realizado uma introdução ao conceito de Maquinas de Estados. No todas as 1

2 praticas foi desenhado os diagramas esquemáticos, a simulação e execução do circuito no PLD da família ALTERA e software de desenvolvimento chamado Quartus II. Materiais utilizados Altera Cyclone II: é um FPGA (Field Programmable Gate Array) de baixo costo, é dizer, é um dispositivo semi-condutor que contem bloques lógicos inter-conetados e sua funcionalidade pode ser configurável mediante um linguaje de descrição de hardware. A lógica programável pode realizar desde funções tão sencilhas como las levadas por uma porta lógica hasta complexos sistemas num chip. Quartus II: é uma ferramenta de software produzida pela Altera para o análises y la sínteses de desenhos realizados em HDL. Permite a função de desenho de esquemas lógicos, programação em linguagens de descrição de hardware, simulação e execução do um projeto. Desenvolvimento Flip-Flops e Registradores em Verilog O flip-flop ou multivibrador biestável é um circuito digital capaz de servir como uma memória de um bit. Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de clock, e um sinal de saída, apesar de muitos flip-flops comerciais proverem 2

3 adicionalmente o complemento do sinal de saída. Alguns flip-flops também incluem um sinal da entrada clear, que limpa a saída atual. Como os flip-flops são implementados na forma de circuitos integrados, eles também necessitam de conexões de alimentação. A pulsação ou mudança no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de saída, baseado nos valores dos sinais de entrada e na equação carecterística do flip-flop. Existem quatro tipos de memórias flip-flop e são: flip-flop T ("toggle"), flipflop S-R ("set-reset"), flip-flop J-K e o flip-flop D("delay"). Para nosso caso, compilaremos o seguinte código Verilog de exemplo para esta prática 1. Criar um novo projecto na plataforma Quartus II Pressionar File -> new -> new proyect no menu do programa. Aparecera uma ventana de dialogo com 5 passos. Na primeira deve-se selecionar o diretório onde ficara o projecto e escrever sua nome. Na segunda, pressionamos Seguinte. Na terceira deve-se selecionar a família do dispositivo e seu nome. Em nosso caso é Cyclone II e EP2C70F672C7. Esta informação está na placa no chip principal. Pressionar seguinte para todas as paginas seguintes. Pressionar finalizar 2. Criar um arquivo Verilog HDL (em File -> New.. -> Verilog HDL File), copiamos o seguinte código. 3

4 3. Compilar pressionando Ctrl + L. Para conhecer melhor seu funcionamento podemos observar sua diagrama esquema clickeando sobre Tools -> Netlist Viewers -> RTL Viewers Estudando o código e observando o diagrama, podemos concluir que o circuito representa um flip flop de tipo D, com 4 saídas diferentes, detalhadas continuação: 4

5 Para Q1, temos um flip flop de tipo D padrão, onde o valor Q1 se atualiza durante cada borda positivo da sinal do clock e será igual ao valor de entrada D. Para Q2, temos um flip flop (FF) de tipo D padrão, mas com um elemento que bloqueá a entrada D se a entrada RESET esta ativa durante esse ciclo de clock, é dizer, funciona como um FF D com entrada CLEAR síncrona. Onde o valor de saída Q2 é igual a D enquanto a entrada RESET não este alta durante o mesmo período de clock. Se RESET tem sinal então Q2 = 0. Para Q3, temos um FF tipo D com entrada CLEAR assíncrona. Onde a saída Q3 terá o valor de D, contudo se a entrada RESET mudará para positivo o valor de saída durante esse período vai ser 0. Para Q4, temos o mesmo FF tipo descrito no paragrafo superior, com a única diferencia que este tem uma entrada mais chamada ENABLE, que tem a função de habilitar o desabilitar a entrada D, então o FF funcionará exatamente igual que o último FF se ENABLE é positivo, seno Q4 continuará com seu valor. 3. Criamos um Diagrama de Bloques e utilizamos nosso circuito através de um simbolo o paquete. Para utilizar nosso circuito selecionamos Arquivo -> novo -> Diagrama de bloque. Logo fazer dois click na área de trabalho e aparecera uma ventana onde pode-se procurar os componentes que precisamos. Para nosso caso, usaremos 4 portas de inputs, 2 portas de saídas e nosso circuito criado depois da compilação del arquivo Verilog HDL. Para que nosso circuito este dentro dos componentes do projeto devemos primeiro selecionar a opção File -> Create Update.. -> Create Symbol for Current File e será agregado á carpeta Proyect. Movendo os componentes e juntando-los devera ficar assim: 4. Colocar nomes aos pinos Para colocar os nomes aos pinos, deve selecionar só uma entrada ou saída e colocar seu nome correto para o sistema. Para nosso trabalho os pinos de entrada são sw[numero] e para as saídas LEDG[numero] para dar nome aos LEDs verdes da placa. 5. Cargar arquivo dos pinos Para que o software identifique a placa que estamos utilizando temos que cargar o arquivo de pinos, então selecionamos a opção Assignments -> Importar assignments, 5

6 logo procuramos nosso arquivos de pinos dentro de nossa computadora e pressionamos aceitar. Compilamos de novo, como no passo Simulação do circuito Para simular o circuito devemos seguir os seguintes passos: Ir para file -> novo -> vector waveform Insertar as entradas e saídas fazendo click direito sobre a pantalha de simulação e logo pressionar a opção insertar, uma vez aqui, pressionamos listar e agregar todos os pinos. E aceitar. Apos isso, agregamos as sequência de entradas com respeito ao tempo para o circuito, para isso selecionamos a ferramenta forma de onda e arrastre o mouse sobre a linha da entrada que desejamos trocar. Em nosso exemplo quedara assim: Onde SW[2] é ENABLE, SW[1] é RESET e SW[0] é D O LEDG[0] é Q1, LEDG[1] é Q2, LEDG[2] é Q3 e LEDG[3] é Q4. O analise da gráfica tem a mesma explicação dada no ponto 3 sobre o funcionamento do circuito. 7. Executar desenho na placa. Finalmente para executar nosso desenho dentro da placa temos que selecionar a opção ferramentas -> programar. Selecionar nossa placa se estão instalados os drivers da placa. Se não temos que ir para administradão de dispositivos -> atualizar drivers do dispositivos desconhecido -> procurar o diretório onde estão os drivers da placa (estos são baixado da página web do fornecedor da placa ) -> aceitamos. Executamos o projeto, testamos se esta tudo bem. Pesquisa 01: Criar um LATCH 6

7 OBS.: A continuação se resumira os detalhes de desenvolvimento do projeto, mantendo só as explicações e detalhes particulares de cada projetos, porém, para realizar qualquer dos seguintes trabalhos só precisa executar os 7 passos do exemplo 1. Contadores em Verilog Um contador é um circuito digital que evolui sob o comando de um clock, de forma que seus estados reproduzam uma sequência pré-determinada. O código do contador em verilog é o seguinte: Sua diagrama de bloque é 7

8 Onde se RESET tem uma sinal alta, o contador terá uma saída count = 0, enquanto que se o valor atual do contador é menor á entrada max_count então o valor do contador acrescenta mais 1. Como o podemos observar na simulação: Para max_count = A nosso counter chega vai de 0 até A O contador só chega até o valor A e volta de novo a 0. 8

9 Máquinas de Estado em Verilog Chama-se máquina de estados a um modelo de comportamento de um sistema com entradas e saídas, onde as saídas dependem das sinais de entradas atuais e das anteriores. Elas podem ser maquinas de estados finitos ou infinitos, por exemplo as computadoras da atualidade são maquinas de estados finitos, devido a que só podem manejar uma quantidade determinada de bits enquanto que um exemplo de maquinas de estados infinitos seria uma de Turing, a qual pode ser definida em teoria com uma cinta o memoria infinita. Todas as maquinas de estados estão compostas de dois partes uma combinacionais e a outra sequencial, no exemplo os bloques de Lógica de estado seguinte e Lógica de saída são circuitos combinacionais e a memória do estado é a estrutura sequencial sincronizada com uma Exemplo de Maquina de Moore: A maquina de Moore é uma maquina de estado finitos, onde os valores de saídas são determinados só pelo estado atual. Ela é chamada assim devido a Edward F. Moore, quem foi ele que presentou este conceito. Ex: Máquina de Moore de 3 estados. Na imagem podemos observar como a saída depende só de estado atual. 9

10 Exemplo de Maquina de Moore em Verilog: O exemplo anterior, presenta uma maquina de Moore com três estados (A, B e C), onde no primeiro always define-se como as entradas mudam os estados e no segundo always observamos como cada estado define a saída. 10

11 E assim, se realizamos a simulação de nosso circuito temos como resultado, donde SW[0] é RESET, SW[1] é input1 e SW[2] é input2. Se realizamos um analise e seguimos as sinais de entradas y estados notaremos a seguinte sequência: De 10 a 20 ns na maquina de Moore passa ao estado A. De 20 a 30 ns como SW[1] é diferente de 0 na maquina de Moore passa ao estado C e a saída é 1. De 30 a 40 ns como SW[0] é positiva reinicia a maquina de Moore. De 40 a 60 ns as entradas não mudam o estado da maquina de Moore. De 60 a 70 ns de novo a entrada SW[1] muda o estado da maquina de Moore para sua estado C e a saída é positiva. Finalmente, a entrada de SW[0] reinicia o sistema. 11

12 Pesquisa: Maquina de Mealy Uma máquina de Mealy é uma máquina de estado finito que produz um resultado (saída de dados) baseando-se no estado em que se encontra e na entrada de dados. É dizer, significa que o diagrama de estados irá incluir tanto o sinal de entrada como o de saída para cada vértice de transição. O nome "máquina de Mealy" tem origem no nome do promotor do conceito: G. H. Mealy. Na prática as maquinas de Mealy, são de implementação mais econômica. Exemplo de Maquina de Mealy: Declaração de entradas, saídas e variáveis: 12

13 Definimos a transição dos estados Definimos as saídas dependentes do estado atual e das entradas: Na simulação temos, SW[0] é data_in e SW[1] é RESET. 13

14 Se a entrada SW[0] permanece positivo então o estada da maquina de Maely vai a acrescentar suas estados de 1 até 4 e como mante-se durante um tempo mais sua estado volta para o estado S2, enquanto que quando SW[0] baixa a saída volta para o estado 2 e no novo tempo do relógio fica no estado 0. Logo volta a acrescentar até que SW[1] é positivo e reinicia o sistema. Diferencias entre Maquina de Moore e Maquina de Mealy Na maquina de Mealy, uma transição de estado depende dos valores de entrada na figura representada por a variável a e o estado atual representado por b, enquanto que na maquina de Moore a saída depende só do estado como podemos notar na figura da direita. 14

15 Exercício: Escreva um programa em Verilog para a máquina de estados mostrada a seguir. Simule o circuito gerado no Quartus II para verificar o seu funcionamento correto. Para implementar a maquina de estado descrita na imagem anterior, temos que implementar o seguinte código no Verilog onde definimos ás transições e os estados com seus saídas e resultados correspondentes. 15

16 A construção do diagrama de bloques ficará: E se executamos o comportamento de nossa maquina de estados no simulador obtemos a seguinte gráfica de simulação. 16

17 Onde podemos observar como nossa maquina inicia no estado A com saída 0, mas como a entrada SW[1] que é input1 permanece 0, isso muda o estado da maquina ao estado B com saída 1 e acontece quando o sinal do relógio é alta aos 15 ns na simulação. Finalmente ao ser o sinal SW[1] baixa volta a mudar o estado da maquina para A. Conclusão Este projeto nos apresenta um conhecimento mais avançado sobre a capacidades dos dispositivos lógicos programáveis, primeiro presentando o fácil que é desenvolver um Flip-Flop e suas diferentes maneiras de controle que temos sobre ele, também a construção de um contador com limite máximo que pode ser configurável, e finalmente introduzindonos o conceito de Maquina de Estados (em dois de suas formas: Maquina de Moore e Maquina de Mealy), suas caracteristicas, forma de trabalho, implementação em Verilog e utilidade e importancia. Finalmente foi estudado o Performance analisys, ferramenta muito útil para conhecer o rendimento e recursos utilizados por nosso circuito. Bibliografia ftp://ftp.altera.com/up/pub/altera_material/9.1/tutorials/schematic/ Quartus_II_Introduction.pdf no dia 22/06/14 no dia 22/06/14 MaquinasEstados_1011.pdf no dia 22/06/14 17