Arquitetura e Organização de Processadores. Aula 14. Processadores DSP

Transcrição

1 Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 14 Processadores DSP

2 1. Introdução Desempenho arquiteturas de aplicação específica para desempenho processadores embarcados Microprocessadores desempenho é tudo microcontroladores Espaço de projeto dos processadores custo é tudo Custo

3 Introdução Aplicações MPEG, MP3 player Câmeras digitais Wireless celulares, estações base Redes - modems a cabo, ADSL, VDSL Características arquiteturais e micro-arquiteturais que habilitam o sucesso do produto em parâmetros-chave: velocidade densidade do código baixa potência

4 Variedades de uma família de DSPs da Texas

5 Tipos de processadores DSP Multiprocessadores em uma única pastilha TI TMS320C80 TI TMS320C6000 Ponto-flutuante de 32 bits TI TMS320C4X MOTOROLA AT&T DSP32C ANALOG DEVICES ADSP21000 Ponto-fixo de 16 bits TI TMS320C2X MOTOROLA AT&T DSP16 ANALOG DEVICES ADSP2100

6 Características arquiteturais dos DSPs Caminho de dados (bloco operacional) configurado para DSP aritmética de ponto fixo MAC: Multiply-accumulate Múltiplos bancos de memória e barramentos arquitetura Harvard múltiplas memórias de dados Modos de endereçamento especializados endereçamento do tipo bit-reverse buffers circulares Conjunto de instruções especializado e controle de execução zero-overhead loops suporte para MAC Periféricos especializados para DSP ARQUITETURA VOLTADA PARA O DESEMPENHO!!! Mas com eficiência energética!

7 2. Aritmética DSPs lidando com números representando o mundo real representação de reais / frações DSPs lidando com números para endereços inteiros Suporte para ponto fixo N 1 bits para parte inteira, N 2 bits para parte fracionária expoente. mantissa ponto flutuante Ponto Decimal. ponto fixo Ponto Decimal

8 Aritmética: precisão Tamanho da palavra afeta a precisão de números de ponto fixo DSPs têm palavras de dados de 16, 20 ou 24 bits DSPs de ponto flutuante custam 2X 4X mais que os de ponto fixo e são mais lentos que os de ponto fixo Os programadores DSP têm que escalar (colocar em escala) os valores dentro do código bibliotecas de software expoente explícito separado Ponto flutuante bloqueado : expoente único para um grupo de frações O suporte ao ponto flutuante simplifica o desenvolvimento

9 Aritmética: overflow? DSPs vieram do mundo analógico => quando um sinal excede o limite que pode ser lidado pelo sistema ocorre a saturação saturação: se resultado de operação excede limite positivo ou negativo, processador fornece valor limite como resultado definir o valor mais positivo (2 N 1 1) ou o mais negativo ( 2 N 1 ) muitos algoritmos foram desenvolvidos deste modo

10 3. Filtros FIR: um problema motivador FIR = finite impulse response M amostras mais recentes na linha de atraso (Xi) Uma nova amostra move os dados para baixo na linha de atraso Um tap é uma operação do tipo multiplica-soma Cada tap (M+1 taps ao total) requer: duas buscas de dados uma multiplicação uma acumulação (soma) escrita de volta na memória para atualizar a linha de atraso objetivo: 1 tap / ciclo de instrução DSP

11 Filtro FIR Um filtro FIR é descrito matematicamente pela seguinte equação: y( n) = n 1 0 h( m) x( n m) Esta equação pode ser representada da seguinte forma:

12 Impacto micro-arquitetural: MAC y( n) n 1 = h( m) x( n 0 m) Elemento de computação do FIR X Y MPY ADD/SUB ACC REG

13 4. Caminho de dados: aritmética Hardware especializado faz toda a aritmética chave em 1 ciclo 50% das instruções podem envolver um multiplicador multiplicador com latência de um único ciclo Precisa fazer operações multiplica-acumula (MAC)

14 Caminho de dados: acumulador Não se deseja ter que escalar ou ter overflow no acumulador Opção 1: acumulador mais largo que o produto: guard bits DSP Motorola: 24b x 24b => produto de 48b, acumulador de 56b Opção 2: deslocar para a direita e arredondar o produto antes do somador Multiplier Multiplier Shift ALU ALU Accumulator G Accumulator

15 Mapeando o filtro em uma unidade de execução DSP X n 1 3 X Σ 5 Y n β αy n-1 X 6 D 4 α 5 3 D A unidade de hardware crítica em um DSP é o multiplicador muito na arquitetura é organizado em volta dele, permitindo o uso do multiplicador a cada ciclo prover dois operandos a cada ciclo através de múltiplos caminhos de dados e barramentos de endereços múltiplas unidades de endereçamento realimentação do acumulador local

16 Caminho de dados: arredondamento Mesmo com guard bits será necessário arredondar quando armazenar o acumulador na memória 3 opções padrão dos DSP truncamento arredondamento para o mais próximo < 1/2 LSB arredondar para baixo >= 1/2 LSB arredondar para cima (mais positivo) convergente < 1/2 LSB arredondar para baixo > 1/2 LSB arredondar para cima (mais positivo) = 1/2 LSB arredondar para fazer o LSB = zero (+1 se 1, +0 se 0) IEEE 754: arredondar para o número par mais próximo

17 Caminho de dados: comparação Processadores DSP Processadores de uso geral Hardware especializado que realiza todas as operações aritméticas em 1 ciclo Suporte de hardware para o gerenciamento da fidelidade numérica deslocadores guard bits saturação Multiplicações geralmente com mais de 1 ciclo Deslocamentos geralmente com mais de 1 ciclo Outras operações (ex., saturação, arredondamento) tipicamente levam múltiplos ciclos

18 Diagrama de blocos funcionais do DSP 320C54x

19 MAC no diagrama de blocos do DSP 320C54x

20 5. Memória Um tap de um filtro FIR implica em vários acessos à memória DSPs requerem múltiplas portas de dados Alguns DSPs possuem técnicas de otimização para reduzir a demanda por largura de banda de memória buffer de repetição de instrução: faz 1 instrução 256 vezes freqüentemente desabilita interrupções e com isso aumenta o tempo de resposta das interrupções Alguns DSPs recentes possuem caches de instruções podem permitir ao programador travar instruções dentro da cache opção de converter a cache em uma memória de programa rápida Nenhum DSP tem cache de dados Podem ter múltiplas memórias de dados

21 Arquitetura Harvard nos DSPs Memória de Programa Memória X GLOBAL Dados P Dados X Dados Y Memória Y

22 Arquitetura de memória: comparação Processador DSP Processador de uso geral Arquitetura Harvard 1 ou 2 memórias de dados 2 a 4 acessos à memória por ciclo Sem memórias SRAM cache onchip Arquitetura Von Neumann 1 acesso/ciclo tipicamente Geralmente usa caches Memória de Programa Processador Memórias de Dados Processador Memória

23 Exemplo: diagrama da memória do TMS320C3x

24 Exemplo: DSP 320C62x/67x

25 6. Endereçamento Possui modos de endereçamento padrão: imediato, deslocamento, indireto através de registrador Precisa manter o caminho de dados do MAC ocupado Suposição: qualquer instrução extra implica em ciclos de clock de overhead em laços internos endereçamento complexo é bom não usar o caminho de dados para calcular endereços especiais Auto-incremento / auto-decremento de um registrador indireto lw r1,0(r2)+ => r1 <- M[r2]; r2<-r2+1 opção de fazer o incremento antes do endereçamento, positivo ou negativo

26 Endereçamento: FFT FFT = Fast Fourier Transform As FFTs começam ou terminam com dados em ordem borboleta : 0 (000) => 0 (000) 1 (001) => 4 (100) 2 (010) => 2 (010) 3 (011) => 6 (110) 4 (100) => 1 (001) 5 (101) => 5 (101) 6 (110) => 3 (011) 7 (111) => 7 (111) O que fazer para evitar o overhead de instruções de verificação de endereçamentos para a FFT? Ter uma opção de endereçamento bit reverse para usar com o endereçamento do tipo auto-incremento Muitos DSPs têm o endereçamento bit reverse para FFT base 2

27 Endereçamento bit reverse 000 x(0) F(0) 100 x(4) F(1) 010 x(2) F(2) 110 x(6) F(3) 001 x(1) F(4) 101 x(5) F(5) 011 x(3) F(6) 111 x(7) F(7) Four 2-point DFTs Two 4-point DFTs One 8-point DFT Fluxo de dados em um algoritmo de FFT em base 2

28 Endereçamento: buffers DSPs lidam com I/O contínuo Frequentemente interagem com um buffer de I/O (linhas de atraso) Para economizar memória, o buffer é frequentemente organizado como um buffer circular O que fazer para evitar o overhead de instruções para verificação de endereços para o buffer circular? opção 1: manter um registrador de começo e um registrador de fim para o uso com o endereçamento com auto-incremento, recomeçando do início quando alcança o fim do buffer opção 2: manter um registrador de tamanho do buffer, assumindo que os buffers começam em endereços alinhados, reiniciados para o começo quando chega ao fim Todo DSP têm o endereçamento modular ou circular

29 Buffers circulares Instruções acomodam três elementos endereço do buffer tamanho do buffer incremento

30 Endereçamento: comparação Processador DSP Processador de uso geral Unidades de geração de endereços dedicadas Modos de endereçamento especializados: Auto-incremento Modular (circular) Bit-reverse (para FFT) Bom suporte para dados imediatos Freqüentemente sem unidade de geração de endereços separada Modos de endereçamento de uso geral

31 Unidade de cálculo de endereços para DSP Suporta aritmética modular e bit reverse Frequentemente duplicada para calcular múltiplos endereços por ciclo

32 7. Instruções e execução Podem especificar múltiplas operações em uma única instrução Devem suportar operações do tipo multiplica e acumula (MAC) Precisam de um suporte de movimento de dados paralelos Geralmente têm suporte a laços especiais para reduzir o overhead de desvio laço de uma instrução ou uma seqüência o valor 0 em um registrador geralmente significa executar o laço o máximo número de vezes Pode ter aritmética com saturação e deslocamento à esquerda Pode ter execução condicional para reduzir desvios

33 Conjunto de instruções Processador DSP Processador de Uso Geral Instruções especializadas e complexas Múltiplas operações por instrução Instruções de uso geral Tipicamente uma operação por instrução mac x0,y0,a x: (r0) +,x0 y: (r1) +,y0 mov *r0,x0 mov *r1,y0 mpy x0, y0, a add a, b mov y0, *r2 inc r0 inc rl

34 8. Periféricos especializados para DSPs Portas seriais síncronas Portas paralelas Temporizadores (timers) Conversores A/D e D/A onchip Portas Host (host ports) Portas de I/O de bit Controlador DMA on-chip Geradores de clock Periféricos on-chip frequentemente projetados para operação em background, mesmo quando o núcleo está desligado

35 Periféricos especializados

36 Diagrama em blocos do TMS320C203/LC

37 Resumo das características arquiteturais dos DSPs Caminho de dados configurados para DSP aritmética em ponto fixo multiplica e acumula (MAC) Múltiplos bancos de memória e barramentos arquitetura Harvard múltiplas memórias de dados Modos de endereçamento especializados endereçamento bit reverse buffers circulares Conjunto de instruções e controle de execução especializados zero-overhead loops suporte para MAC Periféricos especializados para DSP ARQUITETURA VOLTADA PARA O DESEMPENHO!!! mas com eficiência energética!