Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H.264/AVC para Uso no Sistema Brasileiro de Televisão Digital
|
|
- Nina Neves Prado
- 7 Há anos
- Visualizações:
Transcrição
1 Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H64/AVC para Uso no Sistema Brasileiro de Televisão Digital Robson Dornelles, Felipe Sampaio, Daniel Palomino, Guilherme Corrêa, Diego Noble, Luciano Agostini Grupo de Arquiteturas e Circuitos Integrados (GACI) Departamento de Informática Universidade Federal de Pelotas (UFPel) Caixa Postal Pelotas RS Brasil {rdornellesifm,fsampaioifm,danielpifm, gcorrea_ifm,dnobleifm,agostini}@ufpeledubr Abstract This work focuses on the H64/AVC video coding standard, which is included in the Brazilian System of Digital Television (SBTVD), and it proposes a new solution to an encoder performance limitation The Intra Prediction module explores the spatial redundancy of a digital video The problem is that a recently intra coded block must first be processed by the TQQ - T - loop and just then it can be used for the Intra prediction of the next block This works proposes a new architecture to the forward transforms module that can be integrated to a high performance and low latency TQQ - T - loop dedicated to the Intra Prediction module Resumo Este tralho foca no padrão de compressão de vídeo H64/AVC que está incluído no Sistema Brasileiro de TV Digital, e propõe uma solução para uma limitação de desempenho existente no processo de codificação A Predição Intra, componente que explora a redundância espacial do vídeo, deve esperar que um bloco que acou de ser codificado seja processado pelo loop TQQ - T - para poder iniciar a codificação do próximo bloco Este tralho propõe uma nova arquitetura para o módulo das transformadas diretas, afim de integrá-la em um loop TQQ - T - de alto desempenho e baixa latência dedicado à Predição Intra Introdução Este tralho contextualiza-se na área de compressão de vídeo digital para o Sistema Brasileiro de TV Digital (SBTVD), e propõe soluções em hardware para o mais novo padrão de compressão de vídeo, o H64/AVC (também chamado de MPEG-4 parte 0) (ITU-T, 003) Um vídeo é uma seqüência de imagens estáticas que se sucedem em grande velocidade, dando a impressão de movimento real Tais imagens estáticas são chamadas de quadros (frames) e são formadas por um conjunto de pontos (pixels) Para realizar a compressão (codificação) de vídeo, é necessário codificar os quadros que formam o vídeo Isto se faz possível dada a possibilidade de explorar as redundâncias de informação presentes nas imagens, reduzindo a quantidade de bits necessária para a representação desta informação
2 O padrão H64/AVC foi desenvolvido por especialistas da ITU-T (International Telecommunication Union) e da ISO (International Organization for Standardization), visando dobrar a taxa de compressão dos padrões anteriores (ITU-T, 003) O padrão define um conjunto de perfis com diferentes funcionalidades e complexidades, mas apenas o decodificador é padronizado Assim, um codificador H64/AVC para um determinado perfil pode ser implementado de diferentes maneiras (com simplificações inclusive), desde que respeite os padrões exigidos para sua decodificação A Figura traz um modelo de codificador do padrão H64/AVC Quadro Atual (original) Predição Inter-quadros T Q Codificação de Entropia ME Quadros de Referência MC Predição Intra-quadro Quadro Atual (reconstruído) Filtro + T - Q - Figura Diagrama de blocos de um codificador H64/AVC O padrão usa uma vasta coleção de métodos de codificação, de modo a explorar os diferentes tipos de redundância existentes em um vídeo A redundância espacial é tratada, no padrão, pelo módulo da Predição Intra Quadros Na teoria, este módulo busca semelhança espacial entre regiões do quadro que está sendo codificado, para então replicar estes valores e representar toda a região Na prática, a Predição Intra tralha com blocos de 4x4 ou 6x6 pixels e codifica um novo bloco copiando as bordas dos blocos vizinhos em vários sentidos, para, no fim, comparar os resultados e escolher aquele que apresenta maior similaridade com o bloco original Além da predição intra, os módulos das transformadas (T e T - na Figura ) e quantização (Q e Q - na Figura ) também contribuem para a redução da redundância espacial, uma vez que exploram, no domínio das freqüências, as informações que são menos importantes para a percepção do sistema visual humano dentro de um quadro e eliminam estas informações Este tralho apresenta uma arquitetura diferenciada para o módulo das transformadas A arquitetura foi descrita em VHDL e sintetizada para um dispositivo FPGA da Altera Tal arquitetura é parte da solução de um problema existente na Intra Predição A seção apresenta este problema; a seção 3 explica com maiores detalhes o módulo das transformadas; a seção 4 apresenta a arquitetura desenvolvida; a seção 5 mostra os resultados da síntese; a seção 6 relaciona este tralho a outros existentes na literatura, e por fim, a seção 7 apresenta as conclusões deste tralho e mostra o potencial de tralhos futuros O loop TQQ - T - Observando a Figura, é possível notar a presença dos módulos Q - e T -, que são módulos responsáveis por decodificar e não por codificar os símbolos de entrada e, por isso, são típicos do decodificador e, em uma primeira análise, não deveriam fazer parte do codificador Estes módulos estão presentes no codificador devido a uma dependência
3 de dados existente para os módulos de predição Intra e Inter Como existem perdas no processo de codificação, o quadro original não é igual ao quadro reconstruído após a decodificação Esta diferença não é pequena e faz com que o codificador necessite gerar também, como o decodificador, o quadro reconstruído, para que este possa ser usado como referência para as operações futuras e, deste modo, tanto o codificador quanto o decodificador podem utilizar referências idênticas em seus processos Esta característica é essencial para evitar erros de casamento entre codificador e decodificador No caso da Predição Intra, ao codificar um bloco, não é possível utilizar os blocos do quadro original como referência, visto que, no decodificador, o quadro original não está disponível Assim, é necessário que os blocos de referência estejam reconstruídos Um quadro se encontra reconstruído após acumular seu resíduo quantizado e, para isso, o resíduo deve passar pelos módulos das transformadas diretas (T), das quantizações direta (Q) e inversa (Q - ) e, finalmente, pelo módulo das transformadas inversas (T - ) Este é o loop TQQ - T - que é o foco deste tralho Enquanto o resíduo do bloco que acou de ser predito percorre este loop, a Predição Intra fica em modo de espera, até que o bloco reconstruído esteja disponível, só então a Predição Intra inicia a codificação do próximo bloco Assim, o desempenho do loop é limitador do desempenho da Predição Intra Desse modo, um loop TQQ - T - de alto desempenho e baixa latência, dedicado à Intra Predição se faz necessário para que a Predição Intra consiga atingir os requisitos de taxa de processamento necessários à codificação de vídeos de alta resolução em tempo real A Figura traz um diagrama de blocos do codificador com a alteração proposta já incorporada Este loop dedicado, como pode ser observado na Figura, opera em paralelo com o loop de transformadas e quantização utilizado para gerar o vídeo comprimido Quadro Atual (original) T Q Codificador de Entropia Quadros de Referência Predição INTER Predição INTRA BUFFER DT - DQQ - DT Loop Dedicado para Predição Intra Quadro Atual (reconstruído) Filtro + T - Q - Figura Diagrama de blocos do codificador com a modificação proposta A nova arquitetura para o módulo T dedicado, proposta neste tralho, tenta aliar uma alta taxa de processamento com a menor latência possível 3 Módulo das Transformadas Diretas O Módulo das Transformadas Diretas prepara o resíduo decorrente da subtração de um bloco predito (pela predição inter ou intra) com o seu correspondente original para que tal resíduo sofra o processo de quantização Para isso, é necessário processar o resíduo, levando-o do domínio espacial para o domínio das freqüências O padrão H64/AVC
4 define três transformadas no módulo T: a Transformada Discreta dos Cossenos Direta 4x4 (FDCT 4x4) e as Transformada Discreta Hadamard Direta 4x4 e x (FHAD 4x4 e FHAD x) A equação () apresenta a definição da FDCT No padrão H64/AVC, a multiplicação pelo escalar E f é realizada durante o processo de quantização direta (Richardson, 003) A equação () traz a definição da transformada Hadamard 4x4 e, finalmente, a equação (3) apresenta a definição da transformada Hadamard x = = b b a a b b a a X E XC C Y f T f f () / = D D W Y () = QD W D W (3) O padrão H64/AVC considera que o espaço de cores utilizado para representar o vídeo de entrada é do tipo luminância e crominância, como o YCbCr A relação entre os elementos Y, Cb e Cr, para o perfil Main, é 4::0 (na verdade, 4::) (Richardson, 003), ou seja, para cada quatro amostras de luminância Y, existem uma amostra de crominância Cb e outra Cr Assim, a cada macrobloco 6x6 de amostras de luminância Y, estão associados dois blocos 8x8 de crominância: um Cb e outro Cr O padrão H64/AVC define que a FDCT deve ser aplicada a todas as amostras Se a FDCT processar um bloco 8x8 de crominância, a Hadamard x deverá processar o bloco x formado pelos coeficientes DC (coeficientes com posição (0,0) no bloco) dos quatro blocos 4x4 formadores do bloco 8x8 Se a Predição Intra estiver tralhando no modo 6x6 (onde todo um macrobloco 6x6 foi predito com o mesmo método), então a Hadamard 4x4 deverá processar o bloco 4x4 formado pelos coeficientes DC dos 6 blocos 4x4 formadores do macrobloco 6x6 (Richardson, 003) 4 Arquitetura Desenvolvida Partindo da especificação do padrão para o módulo das transformadas, é proposto o diagrama de blocos apresentado na Figura 3 Na Figura 3 foram omitidos os sinais de controle FDCT FHAD x FHAD 4x4 FHAD 4x4 BUFFER Y DC BUFFER C DC Figura 3 Diagrama de Blocos do módulo T
5 As arquiteturas da FDCT 4x4 e da FHAD 4x4 foram implementadas utilizando o modelo de um estágio de pipeline com consumo de dezesseis amostras por ciclo que foi proposto por Sampaio (008) Tal modelo realiza, de maneira combinacional, todas as operações de uma transformada, com latência de um ciclo de relógio Assim, as arquiteturas utilizadas apresentam a menor latência e o maior paralelismo alcançável A Hadamard x foi implementada de maneira análoga, consumindo o máximo de amostras possíveis por ciclo e utilizando um ciclo de relógio para processá-las As arquiteturas desenvolvidas estão apresentadas na Figura 4 a b c a b c W 0 S 0 X 0 X Y 0 X S X 3 Y W 4 X 4 X 5 << W S 0 X 6 W 0 S W W 8 W X 7 X 8 X 9 X 0 X << W W 3 (c) S S 3 W X X 3 X 4 W 5 S 5 X 5 Y 5 (a) (b) Figura 4 Diagramas RTL das arquiteturas desenvolvidas (a) Hadamard 4x4, (b) FDCT 4x4 e (c) Hadamard x Os buffers apresentados na Figura 3 são do tipo ping-pong Um buffer ping-pong é formado por duas colunas de registradores e captura uma quantidade de amostras por ciclo No momento em que a primeira coluna de registradores enche, seus valores são copiados para a segunda coluna e lá ficam estáveis até que a primeira coluna fique novamente cheia O buffer Y DC possui dezesseis posições, enquanto o buffer C DC possui quatro posições Ambos capturam uma amostra por ciclo Figura 5 Máquina de Estados Finitos para o controle
6 A unidade de controle é composta pela máquina de estados finitos apresentada na Figura 5 Esta máquina de estados possui transições diferenciadas para os dois modos de operação da Predição Intra: modo 4x4 e modo Intra 6x6 No modo 4x4, o controle precisa ativar o buffer de elementos DC de crominância a partir do 6º ciclo Em um primeiro momento, o buffer C DC captura os quatro elementos DC do macrobloco 8x8 Cb, e depois captura os quatro elementos DC do macrobloco 8x8 Cr No modo Intra 6x6 os sinais de controle para o buffer de crominância não se modificam, contudo, o buffer Y DC deve ser ativado no primeiro ciclo para que possa ser preenchido pelos 6 elementos DC do macrobloco 6x6 de luminância 5 Resultados da Síntese Todos os componentes formadores do módulo T foram descritos em VHDL, sintetizados utilizando a ferramenta Quartus II, da Altera, e prototipados para o dispositivo FPGA Stratix II EPS90F58C3, também da Altera A validação foi realizada com a ferramenta ModelSim, da Mentor Graphics A Tela mostra os resultados da síntese, incluindo a freqüência máxima de operação permitida para cada módulo, o número de Look-Up Tles Adaptativas (ALUTs) e de Registradores Lógicos Dedicados (DLRs) do FPGA que foram utilizados, o número de quadros QHDTV (3840x048 pixels) por segundo que a arquitetura é capaz de processar e a taxa de processamento em milhões de amostras por segundo Tela Resultados da síntese do módulo T e seus componentes Arquitetura Freqüência (MHz) N o de ALUTs N o de DLRs Quadros/s (3840x048) Taxa de Processamento (Milhões de amostras/s) FDCT 4x4 78, , 855,7 HAD 4x4 69, , 705,4 HAD x 98, , 95, Controle 43, Módulo T 49, ,7 390,6 É importante observar que a arquitetura do módulo T alcança facilmente tempo real (30 quadros/s) ao processar vídeos de resolução muito elevada (como o QHDTV) O consumo de recursos do FPGA para todo o módulo T representa apenas % da capacidade do dispositivo utilizado 6 Tralhos Relacionados A característica mais relevante considerada neste tralho é a latência, pois é ela que define o tempo de espera do módulo da Predição Intra Em segundo lugar está a taxa de processamento, que define quão rapidamente as amostras de entrada são processadas A otimização conjunta destas duas características é o principal objetivo deste tralho Para avaliar esta relação foi considerada a latência de macrobloco Latência de macrobloco é a latência que um módulo T apresenta para realizar o processamento de um macrobloco, com 6x6 elementos de luminância, 8x8 elementos de crominância Cb e 8x8 elementos de crominância Cr Este resultado se relaciona diretamente ao
7 desempenho esperado para a Predição Intra, e resume a contribuição deste artigo para o projeto do Sistema Brasileiro de Televisão Digital A latência de macrobloco é diferenciada para os modos de operação da Predição Intra: no modo Intra 6x6, um macrobloco 6x6 de luminância já está predito, e o módulo T pode funcionar sem pausas Já no modo de Predição Intra 4x4, em um macrobloco 6x6 de luminância, o módulo T deverá processar o primeiro bloco 4x4 e esperar que o próximo seja predito Assim, arquiteturas que utilizam mais de um estágio de pipeline acam sendo penalizadas nesse modo, pois seu pipeline deve esvaziar entre a predição dos blocos 4x4 Já para macroblocos 8x8 de crominância, a Predição Intra tralha somente no modo 8x8, assim, o impacto dos blocos de crominância no cálculo da latência de macrobloco é o mesmo Solução Nossa Solução Porto, 007 Agostini, 006 Freq (MHz) Tela Comparação com tralhos relacionados Latência de Macrobloco Intra6x6 (ciclos de relógio) Latência de Macrobloco Intra4x4 (ciclos de relógio) Taxa de Processamento (Mamostras/s) Taxa de Processamento/ Latência de macrobloco (Intra6x6 Intra4x4) 49, ,6 99,6 99,6 303, ,6 56,7 63,9 6, , 0,9 0, A comparação com o tralho de Agostini (006) mostra um aumento de performance extremamente relevante pela arquitetura apresentada neste artigo Visto que a arquitetura de Agostini consome somente uma amostra por ciclo, sua latência de macrobloco é extremamente alta, aplicando uma restrição de desempenho enorme para a Predição Intra, em qualquer modo de funcionamento desta A arquitetura aqui apresentada supera facilmente o tralho de Agostini em todos os quesitos comparados O único tralho da literatura que apresenta um módulo T paralelo é o de Porto (007) Neste tralho, todas as arquiteturas utilizadas são de quatro estágios de pipeline, exceto a Hadamard x, que é de dois estágios A Tela apresenta uma comparação com este tralho Da Tela, observa-se que a arquitetura desenvolvida neste tralho apresenta sempre a menor latência de macrobloco, demonstrando que o principal objetivo deste tralho foi atingido Além disso, para o modo de predição 4x4, que é o mais utilizado (Richardson, 003), a solução proposta neste tralho apresenta sempre a melhor relação entre latência e taxa de processamento Neste caso, as arquiteturas com vários estágios de pipeline representam uma desvantagem, pois acam elevando muito a latência de macrobloco e, assim, o desempenho da Predição Intra fica seriamente limitado pelo desempenho do loop Então, mesmo apresentando o dobro da freqüência em comparação com o tralho apresentado neste artigo, a arquitetura de Porto apresenta o triplo da latência de macrobloco no modo 4x4, o que representa uma deficiência da solução de Porto em relação à solução aqui apresentada A solução de Porto apresenta um melhor desempenho apenas quando é considerada a relação entre latência e taxa de processamento para o modo de predição Intra 6x6, pois neste caso, a maior latência de macrobloco é compensada pelo expressivo aumento
8 na freqüência de operação, mantendo a relação em um patamar mais vantajoso em relação à solução apresentada neste artigo Do ponto de vista de consumo de recursos de hardware, a solução de Porto é menos eficiente, pois utiliza registradores para viilizar o pipeline e estes registradores possuem custo importante para implementação em hardware Tal custo não existe no tralho apresentado neste artigo, já que as arquiteturas das transformadas são completamente combinacionais 7 Conclusão e Tralhos Futuros Este tralho apresentou uma nova arquitetura, completamente paralela e de latência mínima, para o módulo T do padrão H64/AVC, que será integrado a um loop TQQ - T - dedicado à Predição Intra A partir dos resultados obtidos, é possível perceber que haverá um ganho substancial do desempenho da Predição Intra ao final do projeto de todo o loop O módulo T aqui apresentado é capaz de processar 0,7 quadros QHDTV (3840x048) por segundo, alcançando facilmente tempo real, e apresenta ganhos importantes em relação aos demais tralhos apresentados na literatura Como tralho futuro, é proposto o projeto dos outros módulos do loop TQQ - T - dedicado, e a integração destes módulos Finalmente, o projeto ainda prevê a integração do loop com o módulo de Predição Intra References AGOSTINI, L et al High Throughput Architecture for H64/AVC Forward Transforms Block In: 6th ACM Great Lake Symposium on VLSI - GLSVLSI, 006, Philadelphia Proceedings of the 6th ACM Great Lakes symposium on VLSI Nova Iorque: ACM, 006 JOINT VIDEO TEAM OF ITU-T AND ISO/IEC JTC Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification (ITU-T Rec H64 or ISO/IEC AVC), 003 PORTO, R et al High Throughput Architecture for Forward Transforms Module of H64/AVC Video Coding Standard In: IEEE International Conference on Electronics, Circuits and Systems Proceedings of ICECS 007 Piscataway: IEEE, pp RICHARDSON, I H64/AVC and MPEG-4 Video Compression Video Coding for Next-Generation Multimedia Chichester : John Wiley and Sons, 003 SAMPAIO, F et al Architectural Templates for the 4x4 transforms of the H64/AVC standard targeting de Intra Prediction In: SForum Student Forum on Microelectronics, 008, Gramado Proceedings of SForum 008 Porto Alegre: SBC, 008
PROJETO DE ARQUITETURAS SÍNCRONAS E DE ALTO DESEMPENHO PARA OS BLOCOS DAS TRANSFORMADAS DIRETAS E INVERSAS DA COMPRESSÃO H.264/AVC
PROJETO DE ARQUITETURAS SÍNCRONAS E DE ALTO DESEMPENHO PARA OS BLOCOS DAS TRANSFORMADAS DIRETAS E INVERSAS DA COMPRESSÃO H.64/AVC Leandro Rosa, Thaísa Silva, Roger Porto, José Luís Güntzel, Ivan Silva,
Leia maisProjeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo
Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo Fabiane K. Rediess 1, André C. da Silva, João A. Vortmann 1, José L. Güntzel 1,2, Sérgio Bampi 2, Luciano
Leia maisARQUITETURA MULTITRANSFORMADA DE ALTO DESEMPENHO COM PARALELISMO PROGRAMÁVEL E DIRECIONADA PARA O PADRÃO DE COMPRESSÃO DE VÍDEO H.
ARQUIEURA MULIRANSFORMADA DE ALO DESEMPENHO COM PARALELISMO PROGRAMÁVEL E DIRECIONADA PARA O PADRÃO DE COMPRESSÃO DE VÍDEO H.264/AVC Luciano Agostini 1, Roger Porto 1, José Güntzel 1, Ivan Saraiva Silva
Leia maisUniversidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação
Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Relatório do Trabalho da Disciplina de Arquitetura e Organização de Processadores CMP- 237 Marcelo
Leia maisQUANTIZAÇÃO DIRETA E INVERSA DE ALTA PERFORMANCE PARA A COMPRESSÃO DE VÍDEO H.264/AVC DIRECIONADA PARA HDTV
QUANTIZAÇÃO DIRETA E INVERSA DE ALTA PERFORMANCE PARA A COMPRESSÃO DE VÍDEO H.264/AVC DIRECIONADA PARA HDTV Marcelo Porto 1, Roger Porto 1, José Luís Güntzel 1, Ivan Silva 2, Sergio Bampi 3, Luciano Agostini
Leia maisARQUITETURA DE HARDWARE DEDICADA PARA A DECODIFICAÇÃO EXP-GOLOMB DO PADRÃO H.264 DE COMPRESSÃO DE VÍDEO
ARQUITETURA DE HARDWARE DEDICADA PARA A DECODIFICAÇÃO EXP-GOLOMB DO PADRÃO H.264 DE COMPRESSÃO DE VÍDEO Thaísa Leal da Silva 1, João Alberto Vortmann 1, José Luís Güntzel 1, Ivan Saraiva Silva 2, Sergio
Leia maisExploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC
Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H264/AVC André Marcelo Silva 1, Thaísa Silva 1, Marcelo Porto 1, Roger Porto 1, José Güntzel 1, Ivan Silva 2, Sergio
Leia maisFERRAMENTA PARA ENSINO DAS TÉCNICAS DE COMPRESSÃO DE VÍDEO UTILIZADAS NO PADRÃO MPEG-2
FERRAMENTA PARA ENSINO DAS TÉCNICAS DE COMPRESSÃO DE VÍDEO UTILIZADAS NO PADRÃO MPEG-2 Ricardo Mércuri Miranda - mercurimiranda@yahoo.com.br Centro Universitário Salesiano de Campinas UNISAL Campinas SP
Leia maisERRATA que juntas formam que, combinadas, formam do filtro do filtro redutor redutor de efeito de bloco
ERRATA SILVA, L. M. de L. Implementação Física de Arquiteturas de Hardware para a Decodificação de Vídeo Digital Segundo o Padrão H.264/AVC. 136 f. Dissertação (Mestrado em Ciência da Computação) - Programa
Leia maisAvaliação Algorítmica para a Estimação de Movimento na Compressão de Vídeos Digitais
Avaliação Algorítmica para a Estimação de Movimento na Compressão de Vídeos Digitais Leandro Rosa 1, Marcelo Porto 2, Fabiane Rediess 1, Rafael Petry 1, Altamiro Susin 2, Sergio Bampi 2, Luciano Agostini
Leia maisCodificador de Entropia Segundo o Perfil Baseline do padrão H.264/AVC de Compressão de Vídeo
Codificador de Entropia Segundo o Perfil Baseline do padrão H.264/AVC de Compressão de Vídeo João A. Vortmann 1, Thaísa L. Silva 2, Fabiane K. Rediess 1, José L. Güntzel 1,2, Sérgio Bampi 2, Luciano V.
Leia mais4 H Conceitos importantes
H.264 51 4 H.264 Foi desenvolvido pelos grupos MPEG (Moving Picture Expert Group) e VCEG (Video Coding Expert Group), através de um esforço conjunto denominado JVT (Joint Video Team), um novo padrão de
Leia maisAluno: João Gabriel Felipe Machado Gazolla. Professora: Drª. Débora Christina Muchaluat Saade. Disciplina: Redes Multimídia. 04 de Dezembro de
Aluno: João Gabriel Felipe Machado Gazolla. Professora: Drª. Débora Christina Muchaluat Saade. Disciplina: Redes Multimídia. 04 de Dezembro de 2012 - Niterói RJ Brasil. Disciplina. Aprofundar conhecimentos
Leia maisDesenvolvimento de Módulos de Hardware para a Decodificação de Vídeo Focando na Escalabilidade Espacial Diádica do Padrão H.
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA THAÍSA LEAL DA SILVA Desenvolvimento de Módulos de Hardware para a Decodificação de Vídeo
Leia maisMPEG-4 & H.264. Dissertação, entendimento e comparativo entre e com o MPEG-2
MPEG-4 & H.264 Dissertação, entendimento e comparativo entre e com o MPEG-2 UFF Departamento de Engenharia de Telecomunicações 2005/1 Mestrado em Eng. de Telecomunicações Professora Debora Christina Muchaluat
Leia maisModelagem de Hardware para Codificação de Vídeo e Arquitetura de Compensação de Movimento Segundo o Padrão H.264/AVC
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO BRUNO ZATT Modelagem de Hardware para Codificação de Vídeo e Arquitetura de Compensação de Movimento
Leia maisImagem Estática JPEG 2000 JPEG 2000 JPEG 2000 JPEG Joint Photographic Experts Group Padrão ISO/IEC 15444; ITU-T T.800
Departamento de Engenharia de Telecomunicações - UFF Imagem Estática Profa. Débora Christina Muchaluat Saade deborams@telecom.uff.br Joint Photographic Experts Group Padrão ISO/IEC 15444; ITU-T T.800 Oferece
Leia maisUm Estudo Sobre o Padrão H.264/AVC de Compressão de Vídeo
UNIVERSIDADE CATÓLICA DE PELOTAS ESCOLA DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM INFORMÁTICA Um Estudo Sobre o Padrão H.264/AVC de Compressão de Vídeo por André Marcelo Coelho da Silva Trabalho Individual
Leia maisExploração do Espaço de Projeto da DCT 2-D de um Compressor de Imagens JPEG
Exploração do Espaço de Projeto da DCT 2-D de um Compressor de Imagens JPEG Roger Endrigo Carvalho Porto, Luciano Volcan Agostini GACI - Grupo de Arquiteturas e Circuitos Integrados Departamento de Matemática,
Leia maisEstudo e Desenvolvimento de Heurísticas e Arquiteturas de Hardware para Decisão Rápida do Modo de Codificação de Bloco para o Padrão H.
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO GUILHERME RIBEIRO CORRÊA Estudo e Desenvolvimento de Heurísticas e Arquiteturas de Hardware para
Leia maisCompressão de Imagens. Lilian Nogueira de Faria (Bolsista)...DPI/INPE Leila Maria Garcia Fonseca (Coordenadora)...DPI/INPE
Compressão de Imagens Lilian Nogueira de Faria (Bolsista)...DPI/INPE Leila Maria Garcia Fonseca (Coordenadora)...DPI/INPE Imagens digitais necessitam de grande quantidade de espaço para armazenamento e
Leia maisEstendendo o Conjunto de Instruções de um PPC para Uso de Transformadas do H.264
Estendendo o Conjunto de Instruções de um PPC para Uso de Transformadas do H.264 Marcelo Schiavon Porto Roger E. C. Porto {msporto, recporto}@inf.ufrgs.br Introdução 2 O padrão H.264/AVC é o mais novo
Leia maisPreditor de Vetores de Movimento em Hardware Segundo o Padrão H.264/AVC
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA CURSO DE ENGENHARIA DE COMPUTAÇÃO BRUNO ZATT Preditor de Vetores de Movimento em Hardware Segundo o Padrão H.264/AVC Trabalho de Diplomação.
Leia maisArquitetura para o Algoritmo CAVLC de Codificação de Entropia segundo o Padrão H.264/AVC
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO FÁBIO LUÍS LIVI RAMOS Arquitetura para o Algoritmo CAVLC de Codificação de Entropia segundo o
Leia maisProposta de Solução de HW/SW para o Módulo de Transformadas de um Codificador H.264/SVC 1
Proposta de Solução de HW/SW para o Módulo de Transformadas de um Codificador H.264/SVC 1 Ronaldo Husemann, Eduardo Eick, Mariano Majolo, Daniel Santos, Victor Guimarães Av. Osvaldo Aranha, 103 Porto Alegre
Leia maisMPEG-Systems. MPEG-1 Systems. MPEG-2 Systems. MPEG-2 Systems MPEG-2 TS. Tabelas do MPEG-2 TS. Cada pacote MPEG-2 TS indica
Departamento de Ciência da Computação - UFF MPEG-1 Systems MPEG-Systems Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br 1 2 MPEG-2 Systems MPEG-2 Systems 2 tipos de fluxos de transporte:
Leia maisnormas de compressão vídeo: H.264
normas de compressão vídeo: H.264 H.264 MPEG-4, H.264, AVC conceitos principais e áreas de aplicação semelhanças com outras normas e valor acrescentado Perfis e ferramentas extensões à norma 1 MPEG4 e
Leia maisArquitetura de Hardware Dedicada para a Predição Intra-Quadro em Codificadores do Padrão H.264/AVC de Compressão de Vídeo
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO CLÁUDIO MACHADO DINIZ Arquitetura de Hardware Dedicada para a Predição Intra-Quadro em Codificadores
Leia maisCodificação de Vídeo em MPEG-4
Codificação de Vídeo em MPEG-4 Agenda O que é MPEG-4 Evolução da Norma Especificação Ferramentas e Algoritmos Empacotamento Scopus Aplicações Presentation for SSPI event 05-06-07 Entendendo a Sopa de Letrinhas
Leia maisCircuitos Combinacionais. Arquitetura de Computadores I
Circuitos Combinacionais Arquitetura de Computadores I Roteiro } Introdução } Gerador e Verificador de Paridade } Comparadores } Circuitos aritméticos } Somador (Half Adder e Full Adder) } Subtrator (Meio
Leia maisDesenvolvimento da Arquitetura Integrada dos Codificadores de Entropia Adaptativos ao Contexto CAVLC e CABAC do padrão H.264/AVC
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL ESCOLA DE ENGENHARIA INSTITUTO DE FÍSICA INSTITUTO DE INFORMÁTICA INSTITUTO DE QUÍMICA PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA CRISTIANO CARAFINI THIELE Desenvolvimento
Leia maisAvaliação do Custo de Comunicação com a Memória Externa de uma Arquitetura em Hardware para Estimação de Movimento H.264
I Workshop de Sistemas Embarcados 43 Avaliação do Custo de Comunicação com a Memória Externa de uma Arquitetura em Hardware para Estimação de Movimento H.264 Alba S. B. Lopes 1, Ivan Saraiva Silva 2 1
Leia maisDispositivos de Lógica Programável
Dispositivos de Lógica Programável Evolução Válvula no início de 1940 Transistor em 1947 Não aquece como as válvulas Fisicamente menor 1961 primeiro integrado TTL 74LSXX Década de 1970 surge SPLD Simple
Leia maisFormatos de Áudio e Vídeo Digital Introdução ao Vídeo
Redes Multimídia 2016.2 Formatos de Áudio e Introdução ao Vídeo Curso Superior de Tecnologia em Sistemas para Internet Turma: TEC.SIS.4T Redes Multimídia Conteúdo Programático :: 1 a Unidade 1. Aplicações
Leia maisInvestigação Algorítmica sobre a Estimação de Movimento na Compressão de Vídeo Digital: Uma Análise Quantitativa
Investigação Algorítmica sobre a Estimação de Movimento na Compressão de Vídeo Digital: Uma Análise Quantitativa Leandro Zanetti P. da Rosa 1, Marcelo S. Porto 1, Fabiane K. Rediess 2, Altamiro A. Susin
Leia maisAcadêmicos: Cassiano Cesar Casagrande Claudir Galesky Junior Rafael Voltolini
JPEG2000 Acadêmicos: Cassiano Cesar Casagrande Claudir Galesky Junior Rafael Voltolini Compressão JPEG2000 A codificação pode ser dividida em três partes principais: Pré-processamento Processamento principal
Leia maisComputação Gráfica. Prof. MSc André Y. Kusumoto
Computação Gráfica Prof. MSc André Y. Kusumoto andrekusumoto.unip@gmail.com Compressão de Imagem Definição Formas de diminuir a área de armazenamento dos dados, reduzindo a quantidade de bits para representar
Leia maisProcessamento de Imagem. Prof. MSc. André Yoshimi Kusumoto
Processamento de Imagem Prof. MSc. André Yoshimi Kusumoto andrekusumoto.unip@gmail.com Definição Compressão de Imagem Formas de diminuir a área de armazenamento dos dados, reduzindo a quantidade de bits
Leia maisUM MÉTODO PARA COMPARAÇÃO ENTRE HARDWARE E SOFTWARE DAS FUNÇÕES CRC-16 E FDCT SCHNEIDER, R. F. ¹, RAMOS, F. L. L.¹
UM MÉTODO PARA COMPARAÇÃO ENTRE HARDWARE E SOFTWARE DAS FUNÇÕES CRC-16 E FDCT SCHNEIDER, R. F. ¹, RAMOS, F. L. L.¹ ¹ ³ Universidade Federal do Pampa (UNIPAMPA) Bagé RS Brasil RESUMO A execução de funções
Leia maisProjetos de Circuitos Digitais em VHDL e FPGA
Projetos de Circuitos Digitais em VHDL e FPGA Cap. 3 - Projetos de Circuitos Combinacionais Lógicos com VHDL Prof. Erivelton Geraldo Nepomuceno Engenharia Elétrica UFSJ - Universidade Federal de São João
Leia maisCOMPRESSÃO DE SINAIS DE ELETROMIOGRAFIA
Universidade de Brasília UnB Faculdade de Tecnologia FT Departamento de Engenharia Elétrica ENE COMPRESSÃO DE SINAIS DE ELETROMIOGRAFIA Marcus Vinícius Chaffim Costa 1, Alexandre Zaghetto 2, Pedro de Azevedo
Leia maisOTIMIZAÇÃO DO MÓDULO DE PREDIÇÃO INTRAQUADROS E INTEGRAÇÃO EM UM DECODIFICADOR DE
1 UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA DIERLES ENÉAS OTIMIZAÇÃO DO MÓDULO DE PREDIÇÃO INTRAQUADROS E INTEGRAÇÃO EM UM DECODIFICADOR DE VÍDEO
Leia maisPadrões ITU-T H.261 e H.263
Padrões ITU-T H.261 e H.263 Acadêmicos: Orlando L. Pelosi Jr. Rodrigo Matheus da Costa Vinicius Mariano de Lima Professor: Prof. Adair Santa Catarina Vídeo Digital Vídeos são compostos por frames que contém
Leia maisProjeto de uma Arquitetura de DCT 1D para a Compressão de Imagens JPEG
Projeto de uma Arquitetura de DCT 1D para a Compressão de Imagens JPEG Luciano Agostini, Sergio Bampi Grupo de Microeletrônica Instituto de Informática Universidade Federal do Rio Grande do Sul Cx. Postal
Leia maisTransformada de Discreta de Co senos DCT
Transformada de Discreta de Co senos DCT O primeiro passo, na maioria dos sistemas de compressão de imagens e vídeo, é identificar a presença de redundância espacial (semelhança entre um pixel e os pixels
Leia mais3 Estimação e Compensação de movimento na codificação de vídeo
Estimação e Compensação de movimento na codificação de vídeo 36 3 Estimação e Compensação de movimento na codificação de vídeo O objetivo do modelo temporal (que engloba as fases de estimação e compensação
Leia maisDesenvolvimento Arquitetural para Estimação de Movimento de Blocos de Tamanhos Variáveis Segundo o Padrão H.264/AVC de Compressão de Vídeo Digital
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO ROGER ENDRIGO CARVALHO PORTO Desenvolvimento Arquitetural para Estimação de Movimento de Blocos
Leia maisUNIVERSIDADE FEDERAL DE PELOTAS
UNIVERSIDADE FEDERAL DE PELOTAS Instituto de Física e Matemática Departamento de Informática Trabalho Acadêmico Investigação em Software sobre o Padrão H.264 Escalável de Compressão de Vídeos Carolina
Leia maisUniversidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação
Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação Lógica Programável INE 5348 Aula 1-P Formas de implementação
Leia maisEletrônica Digital para Instrumentação. Herman Lima Jr.
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos
Leia maisMPEG-Systems. MPEG-2 2 Systems. Profa. Débora Christina Muchaluat Saade
Departamento de Engenharia de Telecomunicações - UFF MPEG-1 Systems MPEG-Systems Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br 1 2 MPEG-2 2 Systems MPEG-2 2 Systems 2 tipos de fluxos de
Leia maisUnidade 1: O Computador
Unidade : O Computador.3 Arquitetura básica de um computador O computador é uma máquina que processa informações. É formado por um conjunto de componentes físicos (dispositivos mecânicos, magnéticos, elétricos
Leia maisDSP Builder - Altera. MO801 - Tópicos em Arquitetura e Hardware. Michele Tamberlini 05/2006
DSP Builder - Altera MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006 DSP Builder Roteiro Introdução Funcionalidades MegaCore MATLAB / SIMULINK SOPC Builder Bibliotecas Introdução Algoritmos
Leia maisELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável Prof. Antonio Heronaldo de Sousa Agenda - Introdução - Lógica Programável - Dispositivos de Lógica Programável - Arranjos Lógicos Programáveis
Leia maisProjeto com Linguagens de Descrição de Hardware
Projeto com Linguagens de Descrição de Hardware Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware.
Leia maisEspecificação e Desenvolvimento da Estimação de Movimento em VHDL usando o Algoritmo Three Step Search
Especificação e Desenvolvimento da Estimação de Movimento em VHDL usando o Algoritmo Three Step Search Jean Felipe F. de Oliveira¹, Rodolfo Emanuel L. Serrano, Solon Ferreira de Lucena 1, Hamilton S. da
Leia maisCodificação de Videotelefonia segundo a Norma ITU-T H.261
INSTITUTO SUPERIOR TÉCNICO GUIA DO 2º TRABALHO DE LABORATÓRIO DE SISTEMAS DE COMUNICAÇÕES Codificação de Videotelefonia segundo a Norma ITU-T H.261 Ano Lectivo de 2007/2008 Questões sobre a 2ª. sessão
Leia maisIntrodução à Computação
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Introdução à Computação Conceitos Básicos de Eletrônica Digital (Parte IV) Prof. a Joseana Macêdo Fechine Régis de Araújo joseana@computacao.ufcg.edu.br
Leia maisOperações com vetores
Sistemas Digitais GRECO/25 Operações com vetores Possíveis formas de Operação binárias Oper. Oper. 2 Resultado Comentário Escalar Escalar Escalar Operação padrão Escalar vetor Escalar Não existe Vetor
Leia maisTelevisão Digital 5ºano 2006/2007. Compressão/Descompressão de Imagens JPEG. Trabalho realizado por: Carla Neves, nº
Televisão Digital 5ºano 2006/2007 Compressão/Descompressão de Imagens JPEG Trabalho realizado por: Carla Neves, nº010503162 Índice Índice... pág2 Introdução... pág.3 Objectivos... pág.5 Implementação...
Leia maisHardware: Componentes Básicos. Sistema de Computador Pessoal. Anatomia de um Teclado. Estrutura do Computador. Arquitetura e Organização
Hardware: Componentes Básicos Arquitetura dos Computadores Dispositivos de Entrada Processamento Dispositivos de Saída Armazenamento Marco Antonio Montebello Júnior marco.antonio@aes.edu.br Sistema de
Leia maisCodificação de vídeo H.264 SVC - Scalable Video Coding João Gabriel Felipe Machado Gazolla - Universidade Federal Fluminense
1 Codificação de vídeo H.264 SVC - Scalable Video Coding João Gabriel Felipe Machado Gazolla - Universidade Federal Fluminense Abstract. The number of devices that require different capabilities and resolutions
Leia maisDA ANÁLISE EM SÉRIE DE FOURIER AO FPGA
DA ANÁLISE EM SÉRIE DE FOURIER AO FPGA Adriano dos Santos Cardoso 1, Alexandre César Rodrigues da Silva 2 e Aparecido Augusto de Carvalho 3 Resumo Sinais analógicos ou digitais são descritos por funções.
Leia maisAvaliação de desempenho entre duas implementações do componente Media Processing para o Middleware Ginga
Avaliação de desempenho entre duas implementações do componente Media Processing para o Middleware Ginga Tiago H. Trojahn 1, Lisane Brisolara 1, Luciano V. Agostini 1, Juliano L. Gonçalves 1, Leomar S.
Leia maisAVALIAÇÃO DOS IMPACTOS DO USO DE SOMADORES COMO MACRO FUNCTIONS EM UM PROJETO DE COMPRESSOR JPEG
AVALIAÇÃO DOS IMPACTOS DO USO DE SOMADORES COMO MACRO FUNCTIONS EM UM PROJETO DE COMPRESSOR JPEG Giovano Camaratta 1, Fábio Daitx 1, Luciano Agostini 1,2, Sergio Bampi 1 1 Grupo de Microeletrônica (GME)
Leia maisTelevisão Digital. MPEG-2 Video
Televisão Digital MPEG-2 Video Pedro A. Amado Assunção - Pólo de Coimbra Instituto Politécnico de Leiria - ESTG 1 Sumário Introdução. Características principais da norma MPEG-2. Compressão de vídeo: princípios
Leia maisVALIDAÇÃO DE UMA ARQUITETURA PARA COMPENSAÇÃO DE MOVIMENTO SEGUNDO O PADRÃO H.264/AVC
VALIDAÇÃO DE UMA ARQUITETURA PARA COMPENSAÇÃO DE MOVIMENTO SEGUNDO O PADRÃO H.264/AVC Bruno Zatt, Arnaldo Azevedo, Luciano Agostini, Sergio Bampi Instituto de Informática, Universidade Federal do Rio Grande
Leia maisCompressão de Imagens em Movimento
Compressão de Imagens em Movimento Padrão MPEG-1 / Video PTC2547 Princípios de Televisão Digital Guido Stolfi 9/2015 EPUSP - Guido Stolfi 1 / 58 Compressão M-JPEG Considera cada quadro sucessivo como uma
Leia maisFPGA & VHDL. Tutorial
FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves
Leia maisMídias Discretas. Introdução à Ciência da Informação
Mídias Discretas Introdução à Ciência da Informação Mídias Discretas Mídias discretas (estáticas) Texto Gráficos e Imagens Estáticas Caracteres são convertidos para uma representação com um número fixo
Leia maisMoCHA: Arquitetura Dedicada para a Compensação de Movimento em. Seguindo o Padrão H.264
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO ARNALDO PEREIRA DE AZEVEDO FILHO MoCHA: Arquitetura Dedicada para a Compensação de Movimento em
Leia maisa evolução dos padrões MPEG no contexto da compressão dos sinais de vídeo
1 a evolução dos padrões MPEG no contexto da compressão dos sinais de vídeo padrão desenvolvido pelo Moving Picture Expert Group, MPEG l, foi direcionado especificamente para a compressão de sinais de
Leia maisDesenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H.264/AVC
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO LUCIANO VOLCAN AGOSTINI Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão
Leia maisModulação por Pulsos
Modulação por Pulsos Propriedades Amostragem de sinais Modulação por amplitude de pulso (PAM) Modulação por pulso codificado (PCM) Modulação por largura de pulso (PWM) Modulação por posição de pulso (PPM)
Leia maisCodificação de Macrobloco Duplo-Inter no Padrão H.264
XXV SIMPÓSIO BRASILEIRO DE TELECOMUNICAÇÕES - SBrT 7, 3-6 DE SETEMBRO DE 27, RECIFE, PE Codificação de Macrobloco Duplo-Inter no Padrão H.264 Edson T. M. Manoel, Marcos Moecke e Rui Seara Resumo Este artigo
Leia maisAnálise do desempenho do H.264 em arquiteturas multicore
Análise do desempenho do H.264 em arquiteturas multicore Alexandre Augusto Giron 1, Marcio Seiji Oyamada 1 1 UNIOESTE - Universidade Estadual do Oeste do Paraná Laboratório de Sistemas Computacionais (LSC)
Leia maisProcessamento de Imagem. Compressão de Imagens Professora Sheila Cáceres
Processamento de Imagem Compressão de Imagens Professora Sheila Cáceres Porque comprimir? Técnicas de compressão surgiram para reduzir o espaço requerido para armazenamento e o tempo necessário para transmissão
Leia maisImplantação do Suporte a Vídeo Entrelaçado no Módulo de Predição Intra-quadros para o SBTVD
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA CURSO DE ENGENHARIA DE COMPUTAÇÃO HENRIQUE AWOYAMA KLEIN Implantação do Suporte a Vídeo Entrelaçado no Módulo de Predição Intra-quadros
Leia maisMétodos para compressão de imagens em satélites de sensoriamento remoto
Métodos para compressão de imagens em satélites de sensoriamento remoto Lilian Nogueira de Faria 1 Leila Maria Garcia Fonseca 1 Max Henrique Machado Costa 2 1 Instituto Nacional de Pesquisas Espaciais
Leia maisProjeto da Arquitetura de Hardware para Binarização e Modelagem de Contextos para o CABAC do Padrão de Compressão de Vídeo H.
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO ANDRÉ LUÍS DEL MESTRE MARTINS Projeto da Arquitetura de Hardware para Binarização e Modelagem
Leia maisPontifícia Universidade Católica Federal do Rio de Santa Grande Catarina do Sul
DEPARTAMENTO: Engenharia Elétrica CURSO: Engenharia Elétrica DISCIPLINA: Sistemas Digitais CÓDIGO: EEL 7020 CRÉDITOS: 04 (02 Teoria e 02 Prática) CARGA HORÁRIA: 72 horas-aula REQUISITOS: OFERTA: Pré-requisito:
Leia maisMSBSD: um Algoritmo para Decisão Rápida na Inter-Predição em Codificadores HEVC
MSBSD: um Algoritmo para Decisão Rápida na Inter-Predição em Codificadores HEVC Mateus Grellert 1, Felipe Sampaio 2, Luciano Agostini 1, Júlio C. B. Mattos 1 1 Grupo de Arquiteturas e Circuitos Integrados
Leia maisCurso Superior de Sistemas de Telecomunicações Unidade São José. Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase
Curso Superior de Sistemas de Telecomunicações Unidade São José Disciplina: Síntese de Sistemas de Telecomunicações 7º Fase Bases tecnológicas Dispositivos Lógicos Programáveis. Introdução à Tecnologia
Leia maisExercícios de Laboratório 3
Tradução do Laboratory Exercise 3 disponível em Exercícios de Laboratório 3 Latches, Flip-Flops e Registradores Este exercício
Leia maisELETRÔNICA DIGITAL I
ELETRÔNICA DIGITAL I Parte 0 Introdução Professor Dr. Michael Klug 1 Analógico x Digital Representações: Analógica = contínua Digital = discreta (passo a passo) 2 Vantagens Técnicas Digitais 1) Fáceis
Leia mais3. Revisão de Eletrônica Digital
3. Professor: Vlademir de Oliveira Disciplina: Microcontroladores e DSP 3.1 Aritmética Binária Representação de números em complemento de 1 Ex.: 1 1 1 1-1 1 2, 5 = 12,5d ou 12,5 1 Decimal 2 3 2 2 2 1 2
Leia maisDOCUMENTO TÉCNICO. Hikvision Advanced Video Compression HIKVISION. Tecnologia de Codificação H.264/AVC V Para liberação [12/01/2012]
HIKVISION Telefone: 909.895.0400 Fax: 909.595.2788 Marketing@Hikvisionusa.com 908 Canada Court City of Industry, CA 91748 HIKVISION DOCUMENTO TÉCNICO Tecnologia de Codificação H.264/AVC V0.8.0 Para liberação
Leia maisINTEGRAÇÃO DO CABAD AO DECODIFICADOR DE VÍDEO H.264/AVC PARA O SBTVD
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA ALONSO AYMONE DE ALMEIDA SCHMIDT INTEGRAÇÃO DO CABAD AO DECODIFICADOR
Leia maisUma Arquitetura Reconfigurável de Granularidade Grossa Para Multicore
Uma Arquitetura Reconfigurável de Granularidade Grossa Para Multicore Francisco Carlos Silva Junior 1, Ivan Saraiva Silva 1 1 Departamento de Computação Universidade Federal do Piauí (UFPI) Teresina PI
Leia maisSistemas para Compressão de Imagens em Satélites de Sensoriamento Remoto
Sistemas para Compressão de Imagens em Satélites de Sensoriamento Remoto {leila, lilian}@dpi.inpe.br, max@fee.unicamp.br Profa. Dra. Leila M. G. Fonseca (Supervisora)... DPI/INPE Prof. Dr. Max H. M. Costa
Leia maisELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica
Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 2 Emprego de elementos de memória: Contadores síncronos de Paula Rodrigues Contadores síncronos Contexto Flip-flops disparados
Leia maisÁLGEBRA BOOLEANA E LÓGICA DIGITAL AULA 04 Arquitetura de Computadores Gil Eduardo de Andrade
ÁLGEBRA BOOLEANA E LÓGICA DIGITAL AULA 04 Arquitetura de Computadores Gil Eduardo de Andrade O conteúdo deste documento é baseado no livro Princípios Básicos de Arquitetura e Organização de Computadores
Leia maisEXTRACÇÃO DE INFORMAÇÃO VÍDEO DO DOMÍNIO COMPRIMIDO MPEG-4 2
EXTRACÇÃO DE INFORMAÇÃO VÍDEO DO DOMÍNIO COMPRIMIDO MPEG-4 2 Neste capítulo vamos abordar algumas características que são possíveis extrair a partir da representação digital comprimida de sequências de
Leia maisHIKVISION Tecnologia de Codificação H.265+ Reduza sua Largura de Banda e Armazenagem pela Metade Desfrute da Ultra HD e da Fluência
HIKVISION Tecnologia de Codificação H.265+ Reduza sua Largura de Banda e Armazenagem pela Metade Desfrute da Ultra HD e da Fluência Índice 1. Background... 3 2. Key Technologies... 3 2.1. Prediction Encoding...
Leia maisDispositivo Lógico Programável(PLD)
Dispositivo Lógico Programável(PLD) Para reduzir o número de CI's(Circuitos Integrados) a serem usados num projeto digital, é necessário colocar mais funções em um mesmo chip. Isso tem sido feito com evolução
Leia mais2 Conceitos iniciais 19
Conceitos iniciais 19 2 Conceitos iniciais Neste capítulo apresentaremos alguns conceitos básicos sobre formatos e qualidade de vídeo, codificação de vídeo e medidas de energia de um bloco de pixels. Estes
Leia maisArquitetura Integrada para Conversor de Espaço de Cores e Downsampler para a Compressão de Imagens JPEG
Arquitetura Integrada para Conversor de Espaço de Cores e Downsampler para a Compressão de Imagens JPEG Luciano Agostini, Sergio Bampi Grupo de Microeletrônica Instituto de Informática Universidade Federal
Leia maisEXPLORAÇÃO DO ESPAÇO DE PROJETO EM ARQUITETURAS PARA CÁLCULO DA RAIZ QUADRADA INTEIRA
EXPLORAÇÃO DO ESPAÇO DE PROJETO EM ARQUITETURAS PARA CÁLCULO DA RAIZ QUADRADA INTEIRA Thaísa L. da Silva, Gustavo P. Mateus, Rita Cristina G. Berardi, Érico K. Sawabe, Ezequiel C. Blasco, José Luís A.
Leia mais