Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação

Save this PDF as:
 WORD  PNG  TXT  JPG

Tamanho: px
Começar a partir da página:

Download "Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação"

Transcrição

1 Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Relatório do Trabalho da Disciplina de Arquitetura e Organização de Processadores CMP- 237 Marcelo Schiavon Porto, Roger E. Carvalho Porto {msporto, Porto Alegre, 13 de julho de 2006.

2

3 Índice 1. Introdução O padrão H.264 de compressão de vídeo A transformada Hadamard Implementação em Software Arquitetura do IP Prototipação Verificação Conclusões Trabalhos Futuros... 9 Referências... 10

4 1. Introdução Este trabalho vai apresentar duas implementações de uma das transformadas do padrão H.264, a transformada Hadamard 4X4 inversa, prototipadas em um FPGA da Xiulinx e utilizando um de seus processadores Power PC hardwared. Primeiramente o algoritmo da transformada Hadamard foi desenvolvido em software e prototipado no FPGA. Este algoritmo roda no processador Power PC e utiliza a memória externa para ler e gravas seus dados de entrada e saída. A segunda implementação foi uma aplicação em hardware para a transformada Hadamard 4x4. A arquitetura foi desenvolvida em VHDL e também prototipada no FPGA. Esta arquitetura esta implementada como um IP que é ativado pelo Power PC para realizar a transformada Hadamard 4x4 inversa. 2. O padrão H.264 de compressão de vídeo O padrão H.264/AVC é o mais novo padrão para compressão de vídeo digital. O H.264 foi desenvolvido para proporcionar taxas de compressão significativamente superiores aos padrões de compressão existentes até então. O aumento na taxa de compressão pode chegar a 50% se comparado ao padrão MPEG-2, um dos padrões mais utilizados atualmente. O diagrama de blocos do codificador H.264 está apresentado na Figura 1. Os principais blocos de um codificador H.264 são: estimação de movimento (ME), compensação de movimento (MC), predição intra, transformadas diretas (T) e inversas (T -1 ), quantização direta (Q) e inversa (Q -1 ), filtro e codificação de entropia. A fig. 2 apresenta o diagrama de blocos do decodificador H.264. Neste caso, os principais blocos de são: decodificação de entropia, transformadas inversas (T-1), quantização inversa (Q-1), compensação de movimento (MC), predição intra e filtro. Como o objetivo deste trabalho é implementar a transformada Hadamard 4x4 inversa, vamos detalhar melhor apenas os blocos T e T -1, pois são nestes blocos onde encontramos todas as transformadas previstas no padrão H.264. Quadro Atual (original) Predição INTER T Q Codificação de Entropia ME Quadros de Referência MC Predição INTRA Quadro Atual (reconstruído) Filtro + T -1 Q -1 Figura 1 - Diagrama em blocos de um codificador H.264

5 Quadros de Referência Predição INTER MC Predição INTRA Quadro Atual (reconstruído) Filtro + T -1 Q -1 Decodificação de Entropia Figura 2- Diagrama em blocos de um decodificador H.264 Os blocos das transformadas diretas (na Figura 1) e inversas (Figura 1 e 2) são formados pelas três transformadas previstas pelo padrão: a DCT-2D 4x4 e as Hadamard 4x4 e 2x2 diretas. A DCT-2D presente no bloco das transformadas do H.264 é uma DCT inteira, ou seja, uma aproximação do calculo real da DCT. Isto facilita sua implementação, principalmente em hardware. A transformada Hadamard é aplicada para amostras com informação de crominância ou com informação de luminância cuja predição tenha sido do tipo INTRA 16x16. A transformada Hadamard 4x4 é aplicada os coeficientes DC dos blocos de luminância, enquanto que para os blocos de crominância, é aplicada uma transformada de Hadamard 2x2. A transformada Hadamard explora uma correlação residual que ainda permaneça sobre os coeficientes da FDCT 2-D. 3. A transformada Hadamard Para amostras com informação de crominância ou com informação de luminância cuja predição tenha sido do tipo INTRA 16x16 é aplicada a Hadamard 4x4 inversa nos coeficientes DC dos blocos de luminância, enquanto que, para os blocos de crominância, é aplicada a Hadamard 2x2 inversa nos coeficientes DC dos blocos 4 x 4 de crominância. O cálculo da Hadamard 4x4 inversa está apresentado em (18) W QD = Z D (1) O cálculo da Hadamard 4x4 inversa é muito parecido com o cálculo da Hadamard 4x4 direta. As matrizes possuem apenas valores 1, positivos e negativos, como pode ser observado em (1). Isso implica na realização apenas de operações de somas e subtrações. A diferença entre a Hadamard 4x4 direta e inversa está na divisão por dois, que não existe na Hadamard 4x4 inversa. O algoritmo para o cálculo da Hadamard 2-D 4x4 inversa está apresentado na Tabela 1. Este algoritmo segue a definição de (1). Na Tabela 5.8, a 0 a a 15, b 0 a b 15 e c 0 a c 15 são variáveis internas, que são úteis para o pipeline desenvolvido. As saídas são representadas pelas variáveis S 0 a S 15 e as entradas são as variáveis W 0 a W 15.

6 Tabela 1 - Algoritmo utilizado para o cálculo da Hadamard 2-D 4x4 inversa a 0 = W 0 + W 4 b 0 = a 0 + a 1 c 0 = b 0 + b 1 S 0 = c 0 + c 1 a 1 = W 8 + W 12 b 1 = a 2 + a 3 c 1 = b 2 + b 3 S 1 = c 0 - c 1 a 2 = W 1 + W 5 b 2 = a 4 + a 5 c 2 = b 0 - b 1 S 2 = c 2 - c 3 a 3 = W 9 + W 13 b 3 = a 6 + a 7 c 3 = b 2 - b 3 S 3 = c 2 + c 3 a 4 = W 2 + W 6 b 4 = a 0 - a 1 c 4 = b 4 + b 5 S 4 = c 4 + c 5 a 5 = W 10 + W 14 b 5 = a 2 - a 3 c 5 = b 6 + b 7 S 5 = c 4 - c 5 a 6 = W 3 + W 7 b 6 = a 4 - a 5 c 6 = b 4 - b 5 S 6 = c 6 - c 7 a 7 = W 11 + W 15 b 7 = a 6 - a 7 c 7 = b 6 - b 7 S 7 = c 6 + c 7 a 8 = W 0 - W 4 b 8 = a 8 - a 9 c 8 = b 8 + b 9 S 8 = c 8 + c 9 a 9 = W 8 - W 12 b 9 = a 10 - a 11 c 9 = b 10 + b 11 S 9 = c 8 - c 9 a 10 = W 1 - W 5 b 10 = a 12 - a 13 c 10 = b 8 - b 9 S 10 = c 10 - c 11 a 11 = W 9 - W 13 b 11 = a 14 - a 15 c 11 = b 10 - b 11 S 11 = c 10 + c 11 a 12 = W 2 - W 6 b 12 = a 8 + a 9 c 12 = b 12 + b 13 S 12 = c 12 + c 13 a 13 = W 10 - W 14 b 13 = a 10 + a 11 c 13 = b 14 + b 15 S 13 = c 12 - c 13 a 14 = W 3 - W 7 b 14 = a 12 + a 13 c 14 = b 12 - b 13 S 14 = c 14 - c 15 a 15 = W 11 - W 15 b 15 = a 14 + a 15 c 15 = b 14 - b 15 S 15 = c 14 + c 15 A arquitetura desenvolvida para implementar a Hadamard 2-D 4x4 inversa é muito parecida com a arquitetura para cálculo da Hadamard 2-D 4x4 direta, apresentada na Figura 5.2. A única diferença está nos deslocamentos na saída que estão presentes na arquitetura direta e que não existem na arquitetura inversa. A arquitetura da Hadamard 2-D 4x4 inversa sem separabilidade foi projetada em um pipeline de quatro estágios com 16 ciclos de clock sendo usados em cada estágio. Novamente apenas um operador é utilizado por estágio de pipeline. A latência da arquitetura sem separabilidade é de 64 ciclos de clock e as entradas possuem 14 bits, enquanto que as saídas possuem 18 bits. 4. Implementação em Software O algoritmo que realiza a transformada Hadamard inversa foi desenvolvido em software utilizando a linguagem C. O algoritmo descrito segue os passos ilustrados na tabela 1. Para o desenvolvimento do código foi utilizada a ferramenta Xilinx Platform Studio da Xilinx. Esta ferramenta também estabelece a comunicação entre o host (PC onde roda a ferramenta) e a placa onde está o FPGA que possui o processador Power PC integrado. 5. Arquitetura do IP A arquitetura de hardware desenvolvida para realizar a transformada Hadamard inversa foi desenvolvida em VHDL, utilizando a ferramenta ISE da Xilinx. A Figura 2 ilustra a arquitetura da Hadamard 4x4 inversa desenvolvida. Esta arquitetura foi desenvolvida utilizando o algoritmo ilustrado na Tabela 1.

7 Figura 3 - Arquitetura da transformada Hadamard inversa. A arquitetura desenvolvida utiliza buffers do tipo ping-pong. O buffers ping-pong possuem 16 posições, para armazenar toda uma matriz 4x4 de entrada. Esta arquitetura foi projetada em um pipeline de quatro estágios, sendo que cada estágio utiliza 16 ciclos de clock para finalizar as suas operações. Apenas um operador é utilizado em cada estágio de pipeline. Esta arquitetura também foi desenvolvida de maneira parametrizável quanto à quantidade de bits usados nas entradas e saídas. Considerando que o parâmetro de entrada N possua um valor 8, então as amostras de entrada possuem 14 bits e os coeficientes de saída possuem 17 bits. A latência desta arquitetura é de 64 ciclos de clock. É importante salientar que esta arquitetura não utiliza bits de memória. Essa é uma característica importante quando o projeto do codec H.264 como um todo é levado em consideração, pois alguns blocos do codec precisam utilizar muita memória. Como os dispositivos alvo deste trabalho são FPGAs que possuem restritos bits de memória interna, toda a economia de bits de memória é bem vinda. 6. Prototipação Os códigos C e VHDL foram prototipados para o FPGA VirtexII-Pro VP30 da Xilinx utilizando-se a placa de desenvolvimento XUP-V2P da Digilent. Uma imagem da placa de desenvolvimento da Digilent pode ser vista na Figura 4. Nesta etapa foi necessária a definição de conexões entre os elementos que estão inseridos na prototipação. Assim, foi desenvolvido um código em C utilizando bibliotecas adicionais que permitem o estabelecimento dessas conexões. Também foi necessário estabelecer endereços para controlar o acesso à memória da placa. Uma rotina realiza a leitura dos elementos de entrada para o PowerPC que os envia para a memória para, posteriormente, serem usados pela Hadamard mapeada em hardware. Outra rotina

8 gera os sinais de controle e o clock para a arquitetura além de fazer as transferências de dados de e para o IP. Por fim, outra rotina imprime os resultados de saída no terminal. No terminal um arquivo de log é salvo para que possa, posteriormente, ser comparado com o arquivo de resultados extraído do código de referência do decodificador H.264/AVC. Figura 4 Placa de desenvolvimento XUP-V2P da Digilent 7. Verificação A verificação dos resultados obtidos, tanto para a implementação em software, quanto para a implementação em VHDL, utilizaram a mesma metodologia. Primeiro foi extraído, do código de referência do padrão, valores de entrada para a transformada Hadamard, depois os resultados transformados para estas entradas. Estes dados de entrada foram utilizados como entradas para o algoritmo descrito em Software e também para o IP, prototipado no FPGA. No final foram comparados os resultados obtidos nas duas implementações, em software e com o IP, com os resultados retirados do código de referência. Este processo foi desenvolvido através de um outro código C, que lê os dois arquivos, realiza a comparação, e gera um terceiro arquivo indicando se ouve algum erro. A Figura 5 ilustra o arquivo de comparação gerado pelo software de verificação.

9 Figura 5 Arquivo gerado pelo software de verificação 8. Conclusões Durante o estudo mais aprofundado sobre as características do PowerPC descobrimos que não era possível a extensão do seu conjunto de instruções em FPGAs da família VirtexII-Pro, o que era nossa proposta inicial. Esta recurso está disponível somente para FPGAs da família Virtex4 e, mesmo assim, não é possível criar novas instruções e sim ampliar o conjunto com um subconjunto desenvolvido pela Xilinx. O mais próximo que se pôde chegar da proposta inicial foi realizar duas implementações da transformada Hadamard inversa 4x4 utilizada pelo padrão H.264/AVC. Essas duas implementações foram prototipadas em FPGA e verificadas funcionalmente e sua correta operação foi constatada. Foram também obtidos resultados de síntese pós place-and-route da arquitetura. A Hadamard em hardware pode operar a uma taxa de processamento de 202 milhões de amostras por segundo, o que é uma taxa suficiente para a aplicação desta arquitetura em codecs HDTV. 9. Trabalhos Futuros Como trabalhos futuros, pretendemos utilizar algum processador que possua seu código aberto, para que possamos alterar o seu código VHDL e inserir instruções especificas para o co-processamento das transformadas do padrão H.264. Desta forma poderemos desenvolver, rapidamente códigos que utilizem os IPs existentes para as transformadas do padrão.

10 Referências DIGILENT. Digilent Inc. Digital Design Engineer's Source. Disponível em: Acesso em: 06 jun HENNESSY, J. L. Organização e projeto de computadores : a interface hardware/software. 2. ed. Rio de Janeiro : LTC, c2000. IBM. PowerPC Microprocessor Family: The Programming Environments for 32-Bit Microprocessors. Disponível em: < Acesso em: 19 jun RICHARDSON, I. H.264 and MPEG-4 Video Compression Video Coding for Next- Generation Multimedia. Chichester: John Wiley and Sons, XILINX. PowerPC 405 Processor Block Reference Guide: Embedded Development Kit. Disponível em: < Acesso em: 14 jun XILINX. PowerPC Instruction Set Extension Guide: ISA Support for the PowerPC APU Controller in Virtex-4. Disponível em: < Acesso em: 14 jun XILINX. Virtex II Pro: PowerPC 405 Processor. Disponível em: lities/powerpc.htm>. Acesso em: 06 jun XILINX. Xilinx: The Programmable Logic Company. Disponível em: <http://www.xilinx.com >. Acesso em: 06 jun XILINX. Xilinx University Program Virtex-II Pro Development System: Hardware Reference Manual. Disponível em: < Acesso em: 06 jun

PROJETO DE ARQUITETURAS SÍNCRONAS E DE ALTO DESEMPENHO PARA OS BLOCOS DAS TRANSFORMADAS DIRETAS E INVERSAS DA COMPRESSÃO H.264/AVC

PROJETO DE ARQUITETURAS SÍNCRONAS E DE ALTO DESEMPENHO PARA OS BLOCOS DAS TRANSFORMADAS DIRETAS E INVERSAS DA COMPRESSÃO H.264/AVC PROJETO DE ARQUITETURAS SÍNCRONAS E DE ALTO DESEMPENHO PARA OS BLOCOS DAS TRANSFORMADAS DIRETAS E INVERSAS DA COMPRESSÃO H.64/AVC Leandro Rosa, Thaísa Silva, Roger Porto, José Luís Güntzel, Ivan Silva,

Leia mais

QUANTIZAÇÃO DIRETA E INVERSA DE ALTA PERFORMANCE PARA A COMPRESSÃO DE VÍDEO H.264/AVC DIRECIONADA PARA HDTV

QUANTIZAÇÃO DIRETA E INVERSA DE ALTA PERFORMANCE PARA A COMPRESSÃO DE VÍDEO H.264/AVC DIRECIONADA PARA HDTV QUANTIZAÇÃO DIRETA E INVERSA DE ALTA PERFORMANCE PARA A COMPRESSÃO DE VÍDEO H.264/AVC DIRECIONADA PARA HDTV Marcelo Porto 1, Roger Porto 1, José Luís Güntzel 1, Ivan Silva 2, Sergio Bampi 3, Luciano Agostini

Leia mais

Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo

Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo Projeto de Hardware para a Compensação de Movimento do Padrão H.264/AVC de Compressão de Vídeo Fabiane K. Rediess 1, André C. da Silva, João A. Vortmann 1, José L. Güntzel 1,2, Sérgio Bampi 2, Luciano

Leia mais

ARQUITETURA MULTITRANSFORMADA DE ALTO DESEMPENHO COM PARALELISMO PROGRAMÁVEL E DIRECIONADA PARA O PADRÃO DE COMPRESSÃO DE VÍDEO H.

ARQUITETURA MULTITRANSFORMADA DE ALTO DESEMPENHO COM PARALELISMO PROGRAMÁVEL E DIRECIONADA PARA O PADRÃO DE COMPRESSÃO DE VÍDEO H. ARQUIEURA MULIRANSFORMADA DE ALO DESEMPENHO COM PARALELISMO PROGRAMÁVEL E DIRECIONADA PARA O PADRÃO DE COMPRESSÃO DE VÍDEO H.264/AVC Luciano Agostini 1, Roger Porto 1, José Güntzel 1, Ivan Saraiva Silva

Leia mais

FPGA & VHDL. Tutorial Aula 1. Computação Digital

FPGA & VHDL. Tutorial Aula 1. Computação Digital FPGA & VHDL Tutorial Aula 1 Computação Digital FPGA Field Programmable Gate Array Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programáveis ) para desempenhar uma

Leia mais

Arquitetura e Organização de Processadores. Aula 1. Introdução Arquitetura e Organização

Arquitetura e Organização de Processadores. Aula 1. Introdução Arquitetura e Organização Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação Arquitetura e Organização de Processadores Aula 1 Introdução Arquitetura e Organização 1. Arquitetura

Leia mais

Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC

Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H264/AVC André Marcelo Silva 1, Thaísa Silva 1, Marcelo Porto 1, Roger Porto 1, José Güntzel 1, Ivan Silva 2, Sergio

Leia mais

ORGANIZAÇÃO DE COMPUTADORES

ORGANIZAÇÃO DE COMPUTADORES Organização de Computadores ORGANIZAÇÃO DE COMPUTADORES Curso: Tecnologia em Gestão da Tecnologia da Informação Ano: 2011 Conhecida como Processador ou é o cerebro do computador Unifica todo sistema e

Leia mais

Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H.264/AVC para Uso no Sistema Brasileiro de Televisão Digital

Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H.264/AVC para Uso no Sistema Brasileiro de Televisão Digital Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H64/AVC para Uso no Sistema Brasileiro de Televisão Digital Robson Dornelles, Felipe Sampaio, Daniel Palomino, Guilherme

Leia mais

18/10/2010. Unidade de Controle Controle. UC Microprogramada

18/10/2010. Unidade de Controle Controle. UC Microprogramada Arquitetura de Computadores Unidade de Controle Controle Microprogramado Prof. Marcos Ribeiro Quinet de Andrade Universidade Federal Fluminense - UFF Pólo Universitário de Rio das Ostras - PURO UC Microprogramada

Leia mais

Micro-Arquiteturas de Alto Desempenho. Introdução. Ementa

Micro-Arquiteturas de Alto Desempenho. Introdução. Ementa DCC-IM/NCE UFRJ Pós-Graduação em Informática Micro-Arquiteturas de Alto Desempenho Introdução Gabriel P. Silva Ementa Revisão de Organização de Computadores Hierarquia de Memória Memória Virtual Memória

Leia mais

FPGA & VHDL. Tutorial

FPGA & VHDL. Tutorial FPGA & VHDL Tutorial 2009-2 FPGA FieldProgrammableGateArray Dispositivo lógico contendo uma matriz de: Células lógicas genéricas Configuráveis ( programadas ) para desempenhar uma função simples Chaves

Leia mais

SSC510 Arquitetura de Computadores 1ª AULA

SSC510 Arquitetura de Computadores 1ª AULA SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura

Leia mais

Organização de Sistemas de Computadores

Organização de Sistemas de Computadores Organização de Sistemas de Computadores Cap. 2 (Tanenbaum), Cap. 3 (Weber) 2.1 Processadores 1 CPU UC = buscar instruções na memória principal e determinar o seu tipo ULA = adição e AND Registradores =

Leia mais

DSP Builder - Altera. MO801 - Tópicos em Arquitetura e Hardware. Michele Tamberlini 05/2006

DSP Builder - Altera. MO801 - Tópicos em Arquitetura e Hardware. Michele Tamberlini 05/2006 DSP Builder - Altera MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006 DSP Builder Roteiro Introdução Funcionalidades MegaCore MATLAB / SIMULINK SOPC Builder Bibliotecas Introdução Algoritmos

Leia mais

Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores

Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores. Organização Básica de Computadores Ciência da Computação Arq. e Org. de Computadores Processadores Prof. Sergio Ribeiro Composição básica de um computador eletrônico digital: Processador Memória Memória Principal Memória Secundária Dispositivos

Leia mais

SSC0611 Arquitetura de Computadores

SSC0611 Arquitetura de Computadores SSC0611 Arquitetura de Computadores 7ª Aula Pipeline Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Arquitetura CISC CISC Complex Instruction Set Computer Computadores complexos devido a: Instruções

Leia mais

Desenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas

Desenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas Desenvolvendo aplicações com LabVIEW FPGA Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas Agenda O que são FPGAs e por que eles são úteis? Programando FPGAs Hardware

Leia mais

Processador: Conceitos Básicos e Componentes

Processador: Conceitos Básicos e Componentes Processador: Conceitos Básicos e Componentes Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF)

Leia mais

MPEG-4 & H.264. Dissertação, entendimento e comparativo entre e com o MPEG-2

MPEG-4 & H.264. Dissertação, entendimento e comparativo entre e com o MPEG-2 MPEG-4 & H.264 Dissertação, entendimento e comparativo entre e com o MPEG-2 UFF Departamento de Engenharia de Telecomunicações 2005/1 Mestrado em Eng. de Telecomunicações Professora Debora Christina Muchaluat

Leia mais

Revisão: Projeto e síntese de Circuitos Digitais em FPGA

Revisão: Projeto e síntese de Circuitos Digitais em FPGA Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Revisão: Projeto e síntese de Circuitos Digitais em FPGA DCA0119 Sistemas Digitais Heitor Medeiros Florencio

Leia mais

Arquitetura de Computadores

Arquitetura de Computadores Arquitetura de Computadores Prof. Eduardo Simões de Albuquerque Instituto de Informática UFG 1o. Semestre / 2006 Adaptado do material do prof. Fábio Moreira Costa Programa e Introdução Assunto do curso

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Organização e Arquitetura de Computadores I BARRAMENTO Slide 1 Sumário Introdução Componentes de Computador Funções dos Computadores Estruturas de Interconexão Interconexão de Barramentos Slide 2 Introdução

Leia mais

ARQUITETURA DE COMPUTADORES

ARQUITETURA DE COMPUTADORES ARQUITETURA DE COMPUTADORES Arquitetura de Von Newmann Prof Daves Martins Msc Computação de Alto Desempenho Email: daves.martins@ifsudestemg.edu.br Vídeos Vídeo aula RNP http://edad.rnp.br/rioflashclient.php?xmlfile=/ufjf/licenciatura_com

Leia mais

Conceitos Básicos Processador

Conceitos Básicos Processador Infra-Estrutura de Hardware Conceitos Básicos Processador Prof. Edilberto Silva www.edilms.eti.br edilms@yahoo.com Sumário Conceitos básicos Organização da CPU Execução das Instruções RISC x CISC Paralelismo

Leia mais

Microcontrolador FemtoJava Pipeline (Low Power)

Microcontrolador FemtoJava Pipeline (Low Power) Microcontrolador FemtoJava Pipeline (Low Power) UFRGS Programa de Pós graduação em Computação CMP 237 Arquitetura e Organização de Processadores Prof. Dr. Flávio Rech Wagner Aluno: Paulo Roberto Miranda

Leia mais

Tecnólogo em Análise e Desenvolvimento de Sistemas. Sistemas Operacionais (SOP A2)

Tecnólogo em Análise e Desenvolvimento de Sistemas. Sistemas Operacionais (SOP A2) Tecnólogo em Análise e Desenvolvimento de Sistemas Sistemas Operacionais (SOP A2) Conceitos de Hardware e Software Referências: Arquitetura de Sistemas Operacionais. F. B. Machado, L. P. Maia. Editora

Leia mais

Processador PowerPC G5

Processador PowerPC G5 Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação CMP237 Arquitetura e Organização de Processadores (2006/1) Processador PowerPC G5 Roger E. C.

Leia mais

Algoritmos Computacionais

Algoritmos Computacionais UNIDADE 1 Processador e instruções Memórias Dispositivos de Entrada e Saída Software ARQUITETURA BÁSICA UCP Unidade central de processamento MEM Memória E/S Dispositivos de entrada e saída UCP UNIDADE

Leia mais

Gerência de Dispositivos. Adão de Melo Neto

Gerência de Dispositivos. Adão de Melo Neto Gerência de Dispositivos Adão de Melo Neto 1 Gerência de Dispositivos Introdução Acesso ao Subsistema de E/S Subsistema de E/S Device Drivers Controladores Dispositivos de E/S Discos Magnéticos Desempenho,

Leia mais

Capítulo13 Arquiteturas de Dispositivos Lógicos Programáveis Pearson. Todos os direitos reservados.

Capítulo13 Arquiteturas de Dispositivos Lógicos Programáveis Pearson. Todos os direitos reservados. Capítulo13 Arquiteturas de Dispositivos Lógicos Programáveis slide 1 Temas abordados nesse capítulo: - Descrever as diferentes categorias de dispositivos de sistemas digitais. - Descrever os diferentes

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Dr. Daniel Caetano 2012-2 Objetivos Conhecer o processador Compreender os registradores

Leia mais

CPU. Funções: Componentes: Processamento; Controle. UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3

CPU. Funções: Componentes: Processamento; Controle. UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3 CPU CPU Funções: Processamento; Controle Componentes: UC (Unidade de Controle); Registradores; ALU s, FPU s etc. Arquitetura de Computadores 3 Processador A função de um computador é executar tarefas

Leia mais

Exercícios de Sistemas Operacionais 3 B (1) Gerência de Dispositivos de Entrada e Saída

Exercícios de Sistemas Operacionais 3 B (1) Gerência de Dispositivos de Entrada e Saída Nome: Exercícios de Sistemas Operacionais 3 B (1) Gerência de Dispositivos de Entrada e Saída 1. A gerência de dispositivos de entrada e saída é uma das principais e mais complexas funções de um sistema

Leia mais

Preditor de Vetores de Movimento em Hardware Segundo o Padrão H.264/AVC

Preditor de Vetores de Movimento em Hardware Segundo o Padrão H.264/AVC UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA CURSO DE ENGENHARIA DE COMPUTAÇÃO BRUNO ZATT Preditor de Vetores de Movimento em Hardware Segundo o Padrão H.264/AVC Trabalho de Diplomação.

Leia mais

Sistemas de Entrada e Saída

Sistemas de Entrada e Saída Sistemas de Entrada e Saída Eduardo Ferreira dos Santos Ciência da Computação Centro Universitário de Brasília UniCEUB Maio, 2016 1 / 33 Sumário 1 Dispositivos de E/S 2 Interrupções 3 Software de E/S 2

Leia mais

Seminário de programação em sistemas embarcados

Seminário de programação em sistemas embarcados Seminário de programação em sistemas embarcados Implementando controle PID digital em sistemas embarcados Felipe S. Neves Agenda Compensadores, o compensador PID; Implementação PID em sistemas embarcados;

Leia mais

FERRAMENTA PARA ENSINO DAS TÉCNICAS DE COMPRESSÃO DE VÍDEO UTILIZADAS NO PADRÃO MPEG-2

FERRAMENTA PARA ENSINO DAS TÉCNICAS DE COMPRESSÃO DE VÍDEO UTILIZADAS NO PADRÃO MPEG-2 FERRAMENTA PARA ENSINO DAS TÉCNICAS DE COMPRESSÃO DE VÍDEO UTILIZADAS NO PADRÃO MPEG-2 Ricardo Mércuri Miranda - mercurimiranda@yahoo.com.br Centro Universitário Salesiano de Campinas UNISAL Campinas SP

Leia mais

Compressão de Imagens em Movimento

Compressão de Imagens em Movimento Compressão de Imagens em Movimento Padrão MPEG-1 / Video PTC2547 Princípios de Televisão Digital Guido Stolfi 9/2015 EPUSP - Guido Stolfi 1 / 58 Compressão M-JPEG Considera cada quadro sucessivo como uma

Leia mais

Gerência de Dispositivos. Adão de Melo Neto

Gerência de Dispositivos. Adão de Melo Neto Gerência de Dispositivos Adão de Melo Neto 1 Gerência de Dispositivos Gerência de Dispositivos Dispositivos de E/S Device Drivers Controladores Subsistema de E/S 2 Gerência de Dispositivos A gerência de

Leia mais

AULA 03: FUNCIONAMENTO DE UM COMPUTADOR

AULA 03: FUNCIONAMENTO DE UM COMPUTADOR ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 03: FUNCIONAMENTO DE UM COMPUTADOR Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação O QUE É UM COMPUTADOR?

Leia mais

INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES. Função e Estrutura. Introdução Organização e Arquitetura. Organização e Arquitetura

INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES. Função e Estrutura. Introdução Organização e Arquitetura. Organização e Arquitetura Introdução Organização e Arquitetura INTRODUÇÃO À ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES Eduardo Max Amaro Amaral Arquitetura são os atributos visíveis ao programador. Conjunto de instruções, número

Leia mais

Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:

Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo

Leia mais

Sistemas de Entrada e Saída

Sistemas de Entrada e Saída Sistemas de Entrada e Saída Eduardo Ferreira dos Santos Ciência da Computação Centro Universitário de Brasília UniCEUB Maio, 2016 1 / 31 Sumário 1 Interrupções 2 Camadas de Software de E/S 2 / 31 Interrupções

Leia mais

ARQUITETURA DE COMPUTADORES. Organização de Sistemas Computacionais. Prof.: Agostinho S. Riofrio

ARQUITETURA DE COMPUTADORES. Organização de Sistemas Computacionais. Prof.: Agostinho S. Riofrio ARQUITETURA DE COMPUTADORES Organização de Sistemas Computacionais Prof.: Agostinho S. Riofrio Agenda 1. Unidade Central de Processamento 2. Organização da CPU 3. Interpretador 4. RISC x CISC 5. Principios

Leia mais

Sistemas Operacionais Prof. Esp. André Luís Belini Bacharel em Sistemas de Informações MBA em Gestão Estratégica de Negócios. Aula 06.

Sistemas Operacionais Prof. Esp. André Luís Belini Bacharel em Sistemas de Informações MBA em Gestão Estratégica de Negócios. Aula 06. Sistemas Operacionais Prof. Esp. André Luís Belini Bacharel em Sistemas de Informações MBA em Gestão Estratégica de Negócios Aula 06 Processos 2 1 Processos A gerência de um ambiente multiprogramável é

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização de Computadores Conjunto de Instruções Prof. Sílvio Fernandes

Leia mais

sumário 1 bases numéricas 1 2 sistemas de numeração em computação introdução representação de números... 3

sumário 1 bases numéricas 1 2 sistemas de numeração em computação introdução representação de números... 3 sumário 1 bases numéricas 1 1.1 introdução... 2 1.2 representação de números... 3 1.3 transformação entre bases... 4 1.3.1 método polinomial...4 1.3.2 método de subtrações...5 1.3.3 método das divisões...6

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES Prof. Dr. Daniel Caetano 2011-2 Lembretes Compreender a função da unidade de controle Apresentar o ciclo

Leia mais

EXPERIÊNCIA 4: IMPLEMENTAÇÃO DE UM CRONÔMETRO

EXPERIÊNCIA 4: IMPLEMENTAÇÃO DE UM CRONÔMETRO EXPERIÊNCIA 4: IMPLEMENTAÇÃO DE UM CRONÔMETRO Autores: Prof. Dr. André Riyuiti Hirakawa, Prof. Dr. Carlos Eduardo Cugnasca e Prof. Dr. Paulo Sérgio Cugnasca Versão 1.0-05/2005 1. OBJETIVO Esta experiência

Leia mais

Entrada e saída Introdução hardware de E/S

Entrada e saída Introdução hardware de E/S Introdução hardware de E/S Carlos Gustavo A. da Rocha Introdução Uma das principais funções dos SOs é controlar os dispositivos de E/S ligados ao computador O SO se comunica de fato com cada dispositivo,

Leia mais

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira

ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira julianasteixeira@hotmail.com INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável

Leia mais

SEL-0415 Introdução à Organização de Computadores Aula 2 Prof. Dr. Marcelo Andrade da Costa Vieira

SEL-0415 Introdução à Organização de Computadores Aula 2 Prof. Dr. Marcelo Andrade da Costa Vieira SEL-0415 Introdução à Organização de Computadores Conceitos Básicos Aula 2 Prof. Dr. Marcelo Andrade da Costa Vieira INTRODUÇÃO n Organização Æ implementação do hardware, componentes, construção dos dispositivos

Leia mais

Problemas com Entrada e Saída

Problemas com Entrada e Saída Problemas com Entrada e Saída Periféricos possuem características diferentes Geram diferentes quantidades de dados Em velocidades diferentes Em formatos diferentes Periféricos são mais lentos que UCP e

Leia mais

Field Programmable Gate Array - FPGA / Mini-curso de Computação Híbrida Reconfigurável

Field Programmable Gate Array - FPGA / Mini-curso de Computação Híbrida Reconfigurável Field Programmable Gate Array - FPGA Mini-curso de Computação Híbrida Reconfigurável Vitor C. F. Gomes, Andrea S. Charão, Haroldo F. C. Velho Última atualização: 19 de setembro de 2009 Universidade Federal

Leia mais

ULA. Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade.

ULA. Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade. PROCESSADOR ULA Combina uma variedade de operações lógicas e matemáticas dentro de uma única unidade. ULA Uma ULA típica pode realizar as operações artiméticas: - adição; - subtração; E lógicas: - comparação

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. Dr. Daniel Caetano ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES Prof. Dr. Daniel Caetano 2011-2 Visão Geral 1 2 3 4 5 Introdução A Unidade de Controle O Ciclo de Instrução

Leia mais

Elementos Físicos do SC e a Classificação de Arquiteturas

Elementos Físicos do SC e a Classificação de Arquiteturas Elementos Físicos do SC e a Classificação de Arquiteturas IFBA Instituto Federal de Educ. Ciencia e Tec Bahia Curso de Analise e Desenvolvimento de Sistemas Arquitetura de Computadores 9 e 10/40 Prof.

Leia mais

Aula 16: UCP: Conceitos Básicos e Componentes

Aula 16: UCP: Conceitos Básicos e Componentes Aula 16: UCP: Conceitos Básicos e Componentes Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Conceitos Básicos e Componentes FAC 1 / 34

Leia mais

PlayStation 2. Marcelo Schiavon Porto CMP237 - Arquitetura e Organização de Processadores

PlayStation 2. Marcelo Schiavon Porto CMP237 - Arquitetura e Organização de Processadores PlayStation 2 Marcelo Schiavon Porto msporto@inf.ufrgs.br Introdução Exemplo de sistema embarcado; Mantém compatibilidade com PS1; Suporta jogos on-line; Revolucionou a industria de jogos em 2001; Possui

Leia mais

Barramento. Prof. Leonardo Barreto Campos 1

Barramento. Prof. Leonardo Barreto Campos 1 Barramento Prof. Leonardo Barreto Campos 1 Sumário Introdução; Componentes do Computador; Funções dos Computadores; Estrutura de Interconexão; Interconexão de Barramentos Elementos de projeto de barramento;

Leia mais

Aula 17: Organização de Computadores

Aula 17: Organização de Computadores Aula 17: Organização de Computadores Introdução à Organização de Computadores Rodrigo Hausen hausen@usp.br 07 de outubro de 2011 http://cuco.pro.br/ach2034 Rodrigo Hausen (hausen@usp.br) Aula 17: Organização

Leia mais

Organização de Sistemas Computacionais Processadores: Organização da CPU

Organização de Sistemas Computacionais Processadores: Organização da CPU Universidade Paulista UNIP Curso: Ciências da Computação Turma: CCP30 Turno: Noturno Disciplina: Arquitetura de Computadores Professor: Ricardo Loiola Alunos: Thiago Gomes dos Santos Matrícula: C63873-0

Leia mais

Fundamentos de Sistemas Operacionais

Fundamentos de Sistemas Operacionais Fundamentos de Sistemas Operacionais Aula 14: Entrada e Saída: Dispositivos e Tipos de Acesso Diego Passos Dispositivos de E/S Operação de E/S É qualquer operação que mova dados do contexto do processador

Leia mais

X Y Z A B C D

X Y Z A B C D 29) A seguinte tabela verdade corresponde a um circuito combinatório de três entradas e quatro saídas. Obtenha a tabela de programação para o circuito em um PAL e faça um diagrama semelhante ao apresentado

Leia mais

PIPELINE. Introdução ao Pipeline. PIPELINE Ciclo de Instruções. PIPELINE Ciclo de Instruções. PIPELINE - Exemplo. PIPELINE Considerações

PIPELINE. Introdução ao Pipeline. PIPELINE Ciclo de Instruções. PIPELINE Ciclo de Instruções. PIPELINE - Exemplo. PIPELINE Considerações Arquitetura de Computadores Introdução ao Pipeline PIPELINE Linha de Montagem A produção é dividida em várias etapas Produtos em etapas distintas podem ser desenvolvidos separadamente Pode ser Aplicado

Leia mais

William Stallings Arquitetura e Organização de Computadores 8 a Edição

William Stallings Arquitetura e Organização de Computadores 8 a Edição William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de alto nível da função e interconexão do computador slide 1 Conceito de programa Sistemas hardwired são inflexíveis.

Leia mais

http://www.ic.uff.br/~debora/fac! 1 Dar noções iniciais dos componentes básicos de um sistema de computador, assim também como conceitos fundamentais necessários para a manipulação de informação dentro

Leia mais

SSC0112 Organização de Computadores Digitais I - Turma 2

SSC0112 Organização de Computadores Digitais I - Turma 2 SSC0112 Organização de Computadores Digitais I - Turma 2 1ª Aula Apresentação e Introdução da disciplina Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Apresentada pelo Prof. Paulo Sergio Lopes de Souza

Leia mais

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. MSc. Tiago Alves de Oliveira

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES. Prof. MSc. Tiago Alves de Oliveira ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE DE CONTROLE E A INTERPRETAÇÃO DE INSTRUÇÕES Prof. MSc. Tiago Alves de Oliveira Lembretes Compreender a função da unidade de controle Apresentar o ciclo

Leia mais

Arquitetura de Computadores

Arquitetura de Computadores Arquitetura de Computadores Componentes básicos de um computador Memória Processador Periféricos Barramento O processador (ou microprocessador) é responsável pelo tratamento de informações armazenadas

Leia mais

Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06

Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06 Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação COMO UM PROGRAMA ESCRITO

Leia mais

Projeto e Implementação de um Fatorial em Hardware para Dispositivos Reconfiguráveis

Projeto e Implementação de um Fatorial em Hardware para Dispositivos Reconfiguráveis Projeto e Implementação de um Fatorial em Hardware para Dispositivos Reconfiguráveis Álamo G. Silva, Leonardo A. Casillo Departamento de Ciências Exatas e Naturais Universidade Federal Rural do Semi- Árido

Leia mais

Arquitetura e Organização de Computadores

Arquitetura e Organização de Computadores Arquitetura e Organização de Computadores Unidade Central de Processamento (CPU) Givanaldo Rocha de Souza http://docente.ifrn.edu.br/givanaldorocha givanaldo.rocha@ifrn.edu.br Baseado nos slides do capítulo

Leia mais

O Funcionamento do Processador

O Funcionamento do Processador O Funcionamento do Processador Arquiteturas para Alto Desmpenho Prof. pauloac@ita.br Sala 110 Prédio da Computação www.comp.ita.br/~pauloac Os cinco componentes clássicos de um Computador - Controle O

Leia mais

Periféricos possuem características diferentes. Periféricos são mais lentos que UCP e Memória Necessita-se de módulos de Entrada/Saída

Periféricos possuem características diferentes. Periféricos são mais lentos que UCP e Memória Necessita-se de módulos de Entrada/Saída Periféricos possuem características diferentes Geram diferentes quantidades de dados Em velocidades diferentes Em formatos diferentes Periféricos são mais lentos que UCP e Memória Necessita-se de módulos

Leia mais

Televisão Digital. MPEG-2 Video

Televisão Digital. MPEG-2 Video Televisão Digital MPEG-2 Video Pedro A. Amado Assunção - Pólo de Coimbra Instituto Politécnico de Leiria - ESTG 1 Sumário Introdução. Características principais da norma MPEG-2. Compressão de vídeo: princípios

Leia mais

Sistema de entrada e saída (E/S)- Módulos de E/S; tipos de operações de E/S

Sistema de entrada e saída (E/S)- Módulos de E/S; tipos de operações de E/S Sistema de entrada e saída (E/S)- Módulos de E/S; tipos de operações de E/S Explicitar aos alunos os modelos de entrada e saída em um computador e quais barramentos se aplicam a cada componente: memória,

Leia mais

Projeto com Linguagens de Descrição de Hardware

Projeto com Linguagens de Descrição de Hardware Projeto com Linguagens de Descrição de Hardware Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de um circuito digital simples com o uso de uma linguagem de descrição de hardware.

Leia mais

2ª Lista de Exercícios de Arquitetura de Computadores

2ª Lista de Exercícios de Arquitetura de Computadores 2ª Lista de Exercícios de Arquitetura de Computadores 1. Descreva as funções desempenhadas pelos escalonadores de curto, médio e longo prazo em um SO. 2. Cite três motivos pelos quais o controle do processador

Leia mais

Arquitetura de Computadores. Conjunto de Instruções

Arquitetura de Computadores. Conjunto de Instruções Arquitetura de Computadores Conjunto de Instruções Arquitetura do Conjunto das Instruções ISA (Instruction Set Architecture) Traduz para uma linguagem intermediária (ISA) os vários programas em diversas

Leia mais

2. A influência do tamanho da palavra

2. A influência do tamanho da palavra PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante

Leia mais

Organização de Computadores

Organização de Computadores Organização de Computadores Aula 29 Controle Microprogramado Rodrigo Hausen 24 de novembro de 2011 http://cuco.pro.br/ach2034 1/32 Apresentação 1. Bases Teóricas 2. Organização de computadores... 2.6.

Leia mais

Multiplicador Binário com Sinal

Multiplicador Binário com Sinal Multiplicador Binário com Sinal Edson T. Midorikawa/2010 E.T.M./2012 (revisão) RESUMO Nesta experiência será implementado um circuito para multiplicação binária com sinal. Deve ser aplicada a metodologia

Leia mais

ULA (ALU) - UNIDADE DE ARITMÉTICA E LÓGICA

ULA (ALU) - UNIDADE DE ARITMÉTICA E LÓGICA FATEC SP - Análise e Desenvolv. De Sistemas - Ambiente Operacional PÁG. 1 II) ELEMENTOS DE HARDWARE: DIAGRAMA DE BLOCOS DE UM COMPUTADOR 1) CPU - UNIDADE CENTRAL DE PROCESSAMENTO RESPONSÁVEL PELA EXECUÇÃO

Leia mais

MPEG-Systems. MPEG-1 Systems. MPEG-2 Systems. MPEG-2 Systems MPEG-2 TS. Tabelas do MPEG-2 TS. Cada pacote MPEG-2 TS indica

MPEG-Systems. MPEG-1 Systems. MPEG-2 Systems. MPEG-2 Systems MPEG-2 TS. Tabelas do MPEG-2 TS. Cada pacote MPEG-2 TS indica Departamento de Ciência da Computação - UFF MPEG-1 Systems MPEG-Systems Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br 1 2 MPEG-2 Systems MPEG-2 Systems 2 tipos de fluxos de transporte:

Leia mais

Sistemas de Troca de Mensagens

Sistemas de Troca de Mensagens Universidade Federal do Rio de Janeiro Programa de Pós-Graduação em Informática DCC/IM - NCE/UFRJ Arquitetura de Sistemas Paralelos Sistemas de Troca de Mensagens Sistemas de Comunicação O Sistema de Comunicação

Leia mais

HENNESSY, J.; PATTERSON, D. A. Arquitetura de Computadores: uma abordagem quantitativa. Campus, 2003.

HENNESSY, J.; PATTERSON, D. A. Arquitetura de Computadores: uma abordagem quantitativa. Campus, 2003. CRONOGRAMA DE ATIVIDADE SEMESTRAL Aplicado em: 1º/2011 Curso: Engenharia de Computação Disciplina: Arquitetura de Sistemas Computacionais Semestre: 9 Contextualização da disciplina: Carga horária: 44 h

Leia mais

3 a Lista de Exercícios

3 a Lista de Exercícios Universidade Federal de Santa Catarina Departamento de Informática e Estatística Bacharelado em Ciências da Computação INE 5406 - Sistemas Digitais - semestre 2010/2 Prof. José Luís Güntzel guntzel@inf.ufsc.br

Leia mais

Capítulo 2 Livro do Mário Monteiro Componentes Representação das informações. Medidas de desempenho

Capítulo 2 Livro do Mário Monteiro Componentes Representação das informações. Medidas de desempenho Capítulo 2 Livro do Mário Monteiro Componentes Representação das informações Bit, Caractere, Byte e Palavra Conceito de Arquivos e Registros Medidas de desempenho http://www.ic.uff.br/~debora/fac! 1 2

Leia mais

William Stallings Arquitetura e Organização de Computadores 8 a Edição

William Stallings Arquitetura e Organização de Computadores 8 a Edição William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 10 Conjuntos de instruções: Características e funções slide 1 O que é um conjunto de instruções? A coleção completa de instruções

Leia mais

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL Contadores em VHDL Versão 2012 RESUMO Esta experiência consiste no projeto e implementação de circuitos contadores com o uso da linguagem de descrição de hardware VHDL. São apresentados aspectos básicos

Leia mais

Compressão de Imagens. Lilian Nogueira de Faria (Bolsista)...DPI/INPE Leila Maria Garcia Fonseca (Coordenadora)...DPI/INPE

Compressão de Imagens. Lilian Nogueira de Faria (Bolsista)...DPI/INPE Leila Maria Garcia Fonseca (Coordenadora)...DPI/INPE Compressão de Imagens Lilian Nogueira de Faria (Bolsista)...DPI/INPE Leila Maria Garcia Fonseca (Coordenadora)...DPI/INPE Imagens digitais necessitam de grande quantidade de espaço para armazenamento e

Leia mais

Arquitetura de Computadores. Professor: Vilson Heck Junior (Material: Douglas Juliani)

Arquitetura de Computadores. Professor: Vilson Heck Junior (Material: Douglas Juliani) Arquitetura de Computadores Professor: Vilson Heck Junior (Material: Douglas Juliani) Agenda Conceitos Componentes Funcionamento ou tarefas Otimização e desempenho Conceitos Componente de Hardware que

Leia mais

Disciplina de Organização de Computadores I

Disciplina de Organização de Computadores I USP - ICMC - SSC SSC 0610 - Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/

Leia mais

Os textos nestas caixas foram adicionados pelo Prof. Joubert

Os textos nestas caixas foram adicionados pelo Prof. Joubert William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 3 Visão de alto nível da função e interconexão do computador Os textos nestas caixas foram adicionados pelo Prof. Joubert

Leia mais

Organização de Computadores

Organização de Computadores Organização de Computadores Aula 23 Entrada e Saída (I/O) Rodrigo Hausen 03 de novembro de 2011 http://cuco.pro.br/ach2034 1/62 Apresentação 1. Bases Teóricas 2. Organização de computadores... 2.3. Estruturas

Leia mais

Organização e Arquitetura de Computadores I

Organização e Arquitetura de Computadores I Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas

Leia mais

Padrões de Compressão de Imagens

Padrões de Compressão de Imagens Aula 10 Padrões de Compressão de Imagens Diogo Pinheiro Fernades Pedrosa diogopedrosa@ufersa.edu.br http://www2.ufersa.edu.br/portal/professor/diogopedrosa Universidade Federal Rural do Semiárido Departamento

Leia mais

Implementação de um Algoritmo Customizado para o Cálculo de FFT usando o NIOS (ALTERA)

Implementação de um Algoritmo Customizado para o Cálculo de FFT usando o NIOS (ALTERA) Implementação de um Algoritmo Customizado para o Cálculo de FFT usando o NIOS (ALTERA) Sandro Binsfeld Ferreira - sbferreira@inf.ufrgs.br CMP 237 - Arquitetura e Organização de Processadores Programa de

Leia mais