Revisão melhorar desempenho de caches

Transcrição

1 Revisão melhorar desempenho de caches capacidade = tambloco numblocos associatividade = tambloco numconjuntos blocos/conjunto T méd acesso mem = T acerto + tx faltas x penalidade/falta Para melhorar o desempenho é necessário: reduzir a taxa de faltas parâmetros de projeto: número e tamanho dos blocos, associatividade cache de vítimas, stream buffers, busca antecipada otimização do código: agrupamento, troca de índices, fusão, blocagem reduzir a penalidade nas faltas hierarquia de caches priorizar faltas na leitura (critical word first, early restart) cache não-bloqueante reduzir o tempo de acerto caches simples e pequenas não traduzir endereço virtual para físico escritas em pipeline UFPR-CI312,CI memória principal e virtual 1 Sistema de Memória Sistemas de memória Memória cache organização leitura escrita otimizações busca antecipada Memória Virtual endereçamento e proteção paginação TLB ou Translation Buffer excessões UFPR-CI312,CI memória principal e virtual 2 Memória Virtual MV é uma técnica para gerenciar o recurso memória física; dá a ilusão de uma memória muito grande mem física; protege código e dados dos outros processos; permite execução de processos parcialmente carregados em memória somente as partes LRU do espaço de endereçamento são mantidas em memória, restante mantido em disco. Veja: Virtual Memory: Issues and Implementation, B L Jacob e T N Mudge, IEEE Computer, 31(6), jun1998, p Virtual Memory in Contemporary Microprocessors, B L Jacob e T N Mudge, IEEE Computer, 31(7), jul-aug1998, p UFPR-CI312,CI memória principal e virtual 3

2 Tipos de loci em memória endereço linguagem de máquina ISA CPU endereço virtual end efetivo mapeam ender endereço físico mem física Endereço de linguagem de máquina como especificado pelo montador/compilador Endereço virtual = endereço efetivo nas buscas e LDs,STs conj de instruções especifica tradução dos endereços gerados pelo montador para endereços usados pelo ligador Endereço físico sistema operacional especifica mapeamento de endereço virtual para o endereço de uma posição na memória física UFPR-CI312,CI memória principal e virtual 4 Processos e Espaço de Endereçamento Um espaço de endereçamento (EdE) é o conjunto de endereços que pode ser referenciado por um processo o EdE é tipicamente organizado em 4 segmentos lógicos: texto instruções e constantes dados dados inicializados e dados não-inicializados (BSS) heap dados alocados dinamicamente com malloc() pilha pilha de funções e registros de ativação proteção do EdE: processo referencia fora dos limites segmentation fault mas pilha e heap crescem sob demanda processo tenta executar dados/pilha protection violation EdEs disjuntos promovem proteção como detecta violação de privilégio ou de segmento? BSS = block started by symbol UFPR-CI312,CI memória principal e virtual 5 Carga de Programas com Memória Virtual Memória Virtual (MV) simplifica carga de programas: programas ligados para executar a partir de 0x (MIPS) são carregados em endereço físico programador considera espaço de endereçamento (EdE) plano (flat) de 0x a 0xffff.ffff pointers de 32 bits memória física e SO suportam vários destes EdEs simultaneamente UFPR-CI312,CI memória principal e virtual 6

3 Espaço de Endereçamento três modelos Primeiro Modelo (até 1960) arquitetura provê espaço de endereçamento contínuo e que se extende de 0x a 0xffff.ffff programa deve ser carregado sempre no endereço físico inicial memória pode conter somente um programa em execução Segundo Modelo (até pré IBM 370) EdE contínuo, se EdE > que memória física deve usar overlays Registrador de tradução para fazer relocação do programa programa pode ser carregado em qualquer endereço físico mais de um programa carregado em memória para execução Terceiro Modelo (após IBM 370, idéia de [Kilburn1962]) EdE > que memória física, tradução de ender transparente muitos programas carregados na memória UFPR-CI312,CI memória principal e virtual 7 Endereços Absolutos No início da década de 50, computador da moda era o EDSAC, e endereço virtual endereço na memória física Só um programa executa na máquina, com acesso irrestrito a todos seus recursos (RAM+E/S) Endereços no programa dependem de onde o programa está carregado na memória física É fácil escrever sub-rotinas com código independente de posição para o MIPS? Como? UFPR-CI312,CI memória principal e virtual 8 Tradução Dinâmica de Endereços Motivação: operações de E/S nas máquinas antigas eram lentas e processador era envolvido em todas as transferências (polling) Produtividade maior se dois ou mais programas compartilham CPU + memória e executam concorrentemente multiprogramação Programas independentes de posição: facilitam a programação e gerenciamento da memória é necessário um registrador base para relocação na carga Proteção: programas independentes não podem afetar-se acidentalmente é necessário um registrador limite UFPR-CI312,CI memória principal e virtual 9

4 Tradução com Registradores Base e Limite processador load X reg limite reg ender efetivo topo do segmto + violação de limite? end físico memória principal segmento corrente X reg base ender físico da base Registradores base e limite são visíveis somente quando processador executa em modo supervisor. Este não é o modelo de memória do MIPS UFPR-CI312,CI memória principal e virtual 10 Áreas Separadas para Programa e Dados espaço de endereçam ld X reg limite reg ender efetivo reg base + violação de limite? memória principal X segm dados PC reg limite reg ender efetivo reg base + violação de limite? segm código add m vantagens nesta separação? UFPR-CI312,CI memória principal e virtual 11 Fragmentação da Memória Programas com segmentos de tamanho fixo devem ser acomodados na memória que está disponível à medida que programas entram e saem do sistema memória fica com buracos onde estavam os programas fragmentação externa desperdício de espaço De quando em quando, programas devem ser re-locados/movidos para abrir espaço compactação esta operação é muito dispendiosa!!! SO (uh?) da Microsoft TM obriga usuários a fazer compactação de disco, um problema que foi resolvido (não pela primeira vez) no Unics, em That IS innovation TM. UFPR-CI312,CI memória principal e virtual 12

5 Paginação Extensão do mecanismo de segmentação: usar um conjunto de registradores base-limite {texto,bss,heap,pilha} para cada processo ativo Custo razoável para uns poucos processos Se memória é recurso escasso fragmentação é problema sério...a system has been devised to make the core drum combination to appear to the programmer as a single level store, the requisite transfers taking place automatically [Kilburn1962] core = memória principal, drum = memória secundária paginação sob demanda: memória física contém conjunto com páginas ativas de cada processo; mantém em memória o working set referência à página que não está em memória provoca sua carga UFPR-CI312,CI memória principal e virtual 13 Paginação (cont) Espaço de endereçamento dividido em páginas de 4-8 Kbytes Tabela de Páginas mapeia endereços virtuais em endereços físicos EV 4Gb 31 número de página virtual 11 0 deslocamento mapeamento id EF 64Mb a 64Gb número de página física deslocamento indexa uma página indexa na página 1) Quais as vantagens das páginas de tamanho fixo? 2) Quais as vantagens da indireção através da tabela de páginas? UFPR-CI312,CI memória principal e virtual 14 Paginação (cont) endereço virtual processador tabela de páginas memória física endereço físico swap swap = área de troca UFPR-CI312,CI memória principal e virtual 15

6 Tabela de Páginas (i) Qual o tamanho da tabela de páginas? TP é uma função; qual o seu domínio? qual a sua imagem? qual o tipo da função? { injetora sobrejetora bijetora } UFPR-CI312,CI memória principal e virtual 16 Tabela de Páginas (ii) Qual o tamanho da tabela de páginas? TP = 2 ( pointer / página ) = = 2 20 = 4M elementos UFPR-CI312,CI memória principal e virtual 17 Tabela de Páginas (iii) Quantas tabelas de páginas são necessárias? UFPR-CI312,CI memória principal e virtual 18

7 Tabela de Páginas (iv) Quantas tabelas de páginas são necessárias? #TPs #processos UFPR-CI312,CI memória principal e virtual 19 Tabela de Páginas (v) Qual o tamanho da tabela de páginas? 2 ( pointer / página ) Quantas tabelas de páginas são necessárias? #TPs #procs O espaço necessário para as tabelas de páginas é proporcional a: espaço de endereçamento núm de processos espaço necessário é grande! grande demais para manter em registradores (muitas páginas) Alocar TP em registradores especiais, só para o usuário corrente pode não ser factível para TPs grandes Alocar TP na memória principal necessita uma referência para buscar endereço base da página e... outra para acessar o dado/instrução dobra o número de referências à memória encontraremos a salvação na próxima aula... UFPR-CI312,CI memória principal e virtual 20 Paginação Sob Demanda detalhes Paginação reduz fragmentação externa (buracos entre segmentos) Problema: acomodar programa com EdE grande em memória pequena? usar overlays programador deve controlar quais trechos de código/dados estão residentes em RAM eeeeca! programação com overlays é complicada! usada em embarcados Paginação sob demanda: uma página da memória secundária é trazida para a memória primária sempre que for (implicitamente) requisitada pelo processador Atlas, descrito em [Kilburn62] UFPR-CI312,CI memória principal e virtual 21

8 Paginação Sob Demanda (cont) Memória primária atua como cache para memória secundária páginas grandes amortizam custo da carga (penalidade por falta) reduzir taxa de faltas é imprescindível mapeamento totalmente associativo via Tabela de Páginas tratamento de faltas em software algoritmos mais sofisticados escrita necessariamente preguiçosa porque latência 10 5 ciclos UFPR-CI312,CI memória principal e virtual 22 DRAM como Cache de Disco (mem 2ária) Se página virtual não está em memória física, deve ser copiada da memória secundária (swap em disco) alguma página deve ser ejetada para abrir espaço localidade recomenda: vítima é a que foi usada no passado mais distante (LRU) Exemplo: 11, 10, 12, 9, 11, 7, 11, 13 LRU c.r.a 13? 11? Escrita é preguiçosa: páginas somente de leitura (código) são substituídas páginas com atualizações são marcadas modificadas e, antes de substituídas, mem. 2ária deve ser atualizada UFPR-CI312,CI memória principal e virtual 23 Cache vs Paginação sob Demanda CPU cache mem principal CPU mem principal mem secundária cache paginação linha na cache quadro (frame) bloco na cache bytes página 4-8K bytes faltas na cache 1-20% faltas de página <0.001% acerto na cache 1 ciclo acerto na TP = T DRAM falta na cache 10 2 ciclos falta de página 10 5 ciclos falta tratada em HW falta tratada espec em SW UFPR-CI312,CI memória principal e virtual 24

9 Sistemas Modernos de Memória Virtual Proteção e privacidade vários usuários cada um com seu espaço de endereçamento privativo tabela de páginas espaço de endereçamento mapeamento partes do espaço de endereçamento podem ser explicitamente compartilhadas paginação sob demanda capacidade de executar programas maiores que a memória física melhor utilização dos recursos uso compartilhado da memória elimina fragmentação externa com fragmentação interna da última página do segm. lógico custo: tradução de endereço a cada referência à memória UFPR-CI312,CI memória principal e virtual 25 Tradução de Endereços e Proteção número de página virtual deslocamento sist/usuário? leit/escr? execução? proteção mapeamento número de pág física deslocamento cada referência a dado ou instrução necessita de tradução e verificação de proteção proteção obtida com nível de indireção através da TP um bom sistema de memória virtual deve ser rápido e usar espaço eficientemente privilegia o caso comum UFPR-CI312,CI memória principal e virtual 26 Tabela de Páginas EV número de página virtual deslocamento 0 20 RTP válido 1 Tabela de Páginas EF número de pág física deslocamento 0 UFPR-CI312,CI memória principal e virtual 27

10 Tabela de Páginas Linear Registrador de Tabela de Páginas (RTP) aponta para início da Tabela de Páginas do processo A cada troca de contexto o SO atualiza o RTP para que este aponte a tabela de páginas do processo que entra Cada elemento da tabela de páginas contém: npf npd número da página física residente em memória número da página em disco (se página foi movida para disco) D/M/U página em Disco / mapeada em Memória / Unmapped stat bits de status e proteção/uso: Used, Mod, RO, RW, EX npf/npd U M RO WR EX padding D/M/U UFPR-CI312,CI memória principal e virtual 28 Tamanho da TP linear Com endereços de 32 bits, páginas de 4 Kbytes, 4 bytes/elemento: 2 20 elementos = 4 Mbytes por processo >4 Gbytes de swap para conter espaço de endereço completo Páginas maiores! mais fragmentação interna penalidade por falta maior última página meio vazia tempo para ler do disco Processadores de 64 bits mesmo páginas de 1 Mbyte implicam em tabelas com 2 44 elementos de 8 bytes ( 35 TBytes) Há salvação? Como? UFPR-CI312,CI memória principal e virtual 29 Tabela de Páginas Hierárquica EV p1 índice no nível 1 p2 índice no nível 2 desl p2 desl Raiz da TP corrente RTP p1 TP nível1 pág em mem física TP nível 2 pág inexistente (não foi mapeada) pág em mem secundária (swap) páginas UFPR-CI312,CI memória principal e virtual 30

11 Tabela de Páginas Hierárquica exemplo 31 Ender Virtual 0x03c p1=0x00f p2=0x003 índice no nível 1 Raiz da TP RTP índice no nível 2 00f p1 desl=0x p2 0x14c desl Ender Físico 0x14c TP nível1 TP nível 2 UFPR-CI312,CI memória principal e virtual 31 Resumo memória física e virtual Memória Virtual Divide memória em páginas para melhorar utilização Nível de indireção para obter proteção TP grande tabela de página hierárquica (multi-nível) UFPR-CI312,CI memória principal e virtual 32