Universidade do Minho Engenharia de Comunicações. Tramas E1

Documentos relacionados
REDES DE TELECOMUNICAÇÕES Capítulo 3. Hierarquia Digital Plesiócrona Engª de Sistemas e Informática UALG/FCT/ADEEC 2006/2007

Interface com A/D e D/A

28/05/2017. Interface com Conversores A/D e D/A. Interface com Conversores A/D e D/A SEL-433 APLICAÇÕES DE MICROPROCESSADORES I

Telefonia Fixa e VOIP PDH

Redes de Telecomunicações

1 Hierarquia digital plesiócrona (PHD) 1.1 Multiplexagem no domínio temporal (TDM Time Division Multiplexing) Multiplexagem de sinais analógicos

Rede Digital com Integração de Serviços de Banda Larga ATM Asynchronous Transfer Mode

Conversão analógico-digital e digital-analógica

Time Division Multiplexing (TDM)

Técnicas de Interface: conversor A/D e D/A

Introdução a Sistemas Digitais

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

Data: Horário: Turma: Turno: Grupo: Aluno N : Nome: Aluno N : Nome: Aluno N : Nome:

Transmissão em Banda de Base

SSC512 Elementos de Lógica Digital. Contadores. GE4 Bio

8. Instrumentação Digital 1

Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

Data: Horário: Turma: Turno: Grupo: Aluno N : Nome: Aluno N : Nome: Aluno N : Nome:

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

3 Realização e Caracterização do Módulo Transmissor

Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições

Rede Digital com Integração de Serviços RDIS

SISTEMAS DIGITAIS (SD)

Capítulo 8 Interface com o mundo analógico

Sistemas de Comunicação Óptica Redes Ópticas da Primeira Geração

COMUNICAÇÃO DIGITAL II

Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Departamento de Electrónica Industrial Escola de Engenharia Universidade do Minho. Rede Digital com Integração de Serviços RDIS

2. Transmissão Digital SDH: Mapeamento de tributários. Secção de Redes de Comunicações de Dados

MINISTÉRIO DA EDUCAÇÃO CEFET/SC - Unidade de São José. Curso Técnico em Telecomunicações REGISTRADORES. Marcos Moecke. São José - SC,

Sistemas Digitais (SD)

ELETRÔNICA DIGITAL I

Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007

PULSE CODE MODULATION (PCM)

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD)

TRABALHO 1 Leis de Kirchhoff, Equivalente de Thévenin e Princípio de Sobreposição

SISTEMAS DIGITAIS (SD)

PULSE CODE MODULATION (PCM)

Princípios de Telecomunicações. PRT60806 Aula 19: Modulação por Código de Pulso (PCM) Professor: Bruno Fontana da silva 2014

Contadores. Contador assíncrono

LABORATÓRIO 4 MULTIPLEXAGEM POR DIVISÃO NO TEMPO

Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Sistemas Digitais. PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers )

Trabalho n o 2 Códigos de Linha

SISTEMAS DIGITAIS (SD)

Fundamentos da Compressão de Vídeo

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Sistemas Digitais I LESI :: 2º ano. Introdução

Programa Analítico de Disciplina INF251 Organização de Computadores I

1 HIERARQUIAS DE MULTIPLEXAÇÃO DIGITAL SDH / PDH

ELECTRÓNICA GERAL CONVERSOR DIGITAL ANALÓGICO 2º TRABALHO DE LABORATÓRIO 1º SEMESTRE 2015/2016 PEDRO VITOR E JOSÉ GERALD

Conversão Analógico-Digital

Universidade do Porto Faculdade de Engenharia

4 Realização e Caracterização do Módulo Receptor

Circuitos Sequenciais

Eletrônica Digital. Conversores A/D e D/A PROF. EDUARDO G. BERTOGNA UTFPR / DAELN

REGISTRADOR DE DESLOCAMENTO (SHIF-REGISTER)

Hardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla.

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

TELECOMUNICAÇÕES II Trabalho nº 2 Códigos de linha

PUBLICAÇÃO DE INTERFACES DE CLIENTE

Aula 14. Contadores Assíncronos. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Prof. Carlos messani

Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture

Registradores de Deslocamentos.

Camada Física. Camada Física

Projecto de Sistemas Digitais 2006/2007

Circuitos Digitais. Prof. Esp. Pedro Luís Antonelli Anhanguera Educacional

Sistemas de Telecomunicações 1

ANÁLISE DE SIST. SEQUENCIAIS SÍNCRONOS. SEL Sistemas Digitais Prof. Homero Schiabel

SISTEMAS DIGITAIS CONTADORES E REGISTRADORES. Professor Carlos Muniz

CODIFICAÇÃO PARA CONTROLO DE ERROS

Teoria para Laboratório 1º Bimestre

Prof. Leonardo Augusto Casillo

Capítulo 3 Aspectos de transmissão Serviços em Telecomunicações

Erros e Protocolos de Recuperação Códigos detectores e correctores de erros.

Sistemas Digitais (SD)

Modulação por Pulsos

Autor: Arley Henrique Salvador RESUMO

Organização do Espectro para Radioenlaces Ponto-a-Ponto

n canais vocais primário ª ordem ª ordem ª ordem

Conceitos básicos de comunicação. Prof. Marciano dos Santos Dionizio

Conversão Analógico-digital

Circuitos Digitais PDH (2 Mbps, 34 Mbps e 140 Mbps) Circuitos Digitais SDH STM-N

Princípios de Comunicação: Simulação /2

Circuitos sequenciais síncronos

SISTEMAS DIGITAIS (SD)

Experiência 5: Circuitos osciladores e conversores digital-analógicos

Exame 2 Sistemas Digitais - MEEC 2009/10 1

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo

Organização e Arquitetura de Computadores

Escola Superior de Tecnologia Instituto Politécnico de Setúbal

Sistemas Digitais Ficha Prática Nº 6

EMENTA Transmissão Digital Síncrona. Hierarquia plesiócrona. Justificação. Memórias elásticas. O modo de transporte síncrono STM.

UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA

Universidade do Minho

Transcrição:

Tramas E1 Este trabalho pode ser implementado em Hardware ou por simulação, recomendando-se, nesta caso, a utilização da linguagem VHDL 1. As características físicas e eléctricas da Hierarquia Digital Plesiócrona (PDH), bem como a estrutura das respectivas tramas, estão definidas nas Rec. G.703 e G.704 do ITU-T [1 e 2]. Na tabela AT-1 apresenta-se os cabeçalho das tramas do primeiro nível (tramas E1) desta hierarquia (2048 kbit/s). II.1 - Geração da informação Utilizar um conversor analógico digital de 8 bits (por exemplo o ADC0808) e outro digital analógico (por exemplo o DAC08), para gerar e recuperar a informação contida em diferentes sinais analógicos (ondas sinusoidais, quadradas e triangulares), amostrados à frequência de 4 khz. II.2 - Construção da Trama Como não dispõe de um equipamento para geração de tramas, utilize um contador de 8 bits (2 8 = 256 = 8*32) para seleccionar ciclicamente (e inserir num registo de deslocamento) a palavra de alinhamento de trama (Tabela A) e as palavras geradas pelo conversor analógico digital apresentado em II.1. INF REL MUX Conversor AD Palavra de Alinhamento Figura 1 - Diagrama de bloco do circuito de geração de tramas 1 VHDL, VHSIC Hardware Description Language. Sistemas de Telecomunicações I TP-05/06-1/5 /

Tabela A - Cabeçalho das tramas E1. Trama Bits do primeiro Octeto (de 32) das Trama 0 C1 0 0 1 1 0 1 1 1 0 1 A S S S S S 2 C2 0 0 1 1 0 1 1 3 0 1 A S S S S S 4 C3 0 0 1 1 0 1 1 5 1 1 A S S S S S 6 C4 0 0 1 1 0 1 1 7 0 1 A S S S S S 8 C1 0 0 1 1 0 1 1 9 1 1 A S S S S S 10 C2 0 0 1 1 0 1 1 11 1 1 A S S S S S 12 C3 0 0 1 1 0 1 1 13 E 1 A S S S S S 14 C4 0 0 1 1 0 1 1 15 E 1 A S S S S S Palavras de alinhamento: Trama 0011011; Multitrama: 001011. C 1-4 - CRC; E Indicação de Erro (E=0) em C 1-4 ; A Indicação de alarme (Alinhamento); S Bits de Serviço. Nos restantes 30 octetos da trama podem ser introduzidas palavras pré-definidas (por exemplo "um, zero, um, zero, zero, zero, zero, um"). Para inserir o primeiro bit da palavra de alinhamento nas tramas impares, de modo a construir a multitrama, poderá recorrer a outro contador de quatro bits, como se mostra na figura 1. II.3 - Alinhamento de Trama Nos equipamentos comerciais, o alinhamento de trama e a conversão Série/Paralelo dos canais multiplexados nas tramas dos diferentes níveis hierárquicos PDH, podem ser efectuados por um único circuito programável (PALs EPLDs etc.). Por exemplo, o circuito integrado de tecnologia NMOS PEB2030 [3], faz a detecção da palavra de sincronismo, realiza o alinhamento da trama do primeiro nível hierárquico (2.048 Mbit/s) e memoriza as duas últimas tramas recebidas. Apesar disso, neste Sistemas de Telecomunicações I TP-05/06-2/5 /

trabalho, serão apenas implementadas algumas destas funções, recorrendo a circuitos lógicos digitais com pequena escala de integração, nomeadamente: - 1 Shift Register SIPO 74164 (8 bits) - 1 Comparador (8 bits) - es (8 + 4 bits) - 1 PALs CE22V10 com 10 FFs - PALASM para gerar os programas - ALLPRO 88 para programar as PALs - Identificação da palavra de alinhamento Utilizando os sinais de relógio (REL) e de Informação (INF) do sistema gerador de tramas, pode memorizar-se num registo de deslocamento os últimos 8 símbolos binários (bits) recebidos e comparalos com (os 7 bits d) a palavra de alinhamento, como se mostra na figura 2. INF REL Conversor DA Comparador Palavra de Alinhamento PS CO PAL SINC Multitrama INIC Figura 2 - Diagrama de blocos do processo de alinhamento de trama e multitrama O sinal REL incrementa o contador 2, convenientemente inicializado pelo mecanismo de alinhamento de trama, que permite gerar a palavra de sincronismo das tramas pares e impares e identificar, não só, 2 O numero de estados do contador deve ser igual (ou múltiplo) do numero de símbolos (bits) de uma multitrama (16 * ( 8 * 32)). Sistemas de Telecomunicações I TP-05/06-3/5 /

o instante (CO) esperado para receber uma palavra de alinhamento (PS), mas também, todos os outros intervalos associados a cada um dos octetos da trama que transportam informação. Por isso, o octeto que transporta informação gerada por um conversor analógico digital, pode ser encaminhado para o respectivo conversor digital analógico, como ilustra a figura anterior. - Alinhamento de trama Como se mostra na Figura 3, no processo de alinhamento de trama, o estado de sincronismo (A) verifica-se a partir do instante em que são detectadas (PS), nas posição esperadas (CO), três palavras de sincronismo consecutivas (nos estados D, E e F). Do mesmo modo, o estado de busca (D) acontece a partir da terceira palavra esperada (CO) e não detectada (nos estados A,B e C). Neste estado, fixa-se a referência da palavra de alinhamento de trama (estado de CO), pela primeira palavra de alinhamento que seja detectada no fluxo de informação (PS). Figura 3 - Diagrama de estados do processo de alinhamento de trama Os estados de transição do estado de busca (não sincronismo) para o estado de sincronismo (estados E e F), são considerados de confirmação, pelo que, se não for detectada a palavra de sincronismo (PS), na altura em que é esperada (CO), o processo volta ao estado de busca (D). Do mesmo modo, os estados de transição do estado de sincronismo para o estado de busca (estados B e C), são considerados pré-alarme, pelo que, se for detectada a palavra de sincronismo (PS), na altura em que é esperada (CO), o processo volta ao estado de sincronismo (A) 3. 3 Nas tramas impares apenas o 2º bit da palavra de alinhamento é relevante para a detecção dessa palavra. Sistemas de Telecomunicações I TP-05/06-4/5 /

Admitindo que se dispõe de dois sinais, um resultante do detector da palavra de sincronismo (PS) no fluxo de informação (um, caso seja detectada a palavra de alinhamento, e zero, nos restantes casos) e outro (do mesmo tipo), gerado a partir de um contador no instante (CO) em que aquela palavra é esperada, pode ser construído um circuito para identificar, num sinal (SINC), os estados de síncronos (A,B e C) e não síncronos (D, E e F) e gerar, noutro sinal (INIC), o instante em que, no estado de busca, é necessário iniciar os contadores (no estado de CO), por ter sido encontrada uma palavra de alinhamento (PS). - Alinhamento da Multitrama Encontrando-se o processo de alinhamento em sincronismo, identificado pelo sinal (SINC), o registo da última sequência de símbolos da palavra de multitrama recebida, permite Reiniciar o contador (i. e. os 4 bits mais significativos) em consonância com estrutura de trama e multitrama, como se mostra na figura 2. II.4 - Teste Introduzindo (na emissão) erros na palavra de alinhamento, ou interrompendo a transmissão (linhas REL ou INF), pode verificar-se a perda e/ou recuperação do estado de sincronismo (sinal SINC), bem como o efeito produzido no sinal transmitido e recuperado pelo processo descrito em II.1. II.5 - Bibliografia [1] ITU-T, Recommendation G.703 - Physical/electrical characteristics of hierarchical digital interfaces, Geneve, 04/91. [2] ITU-T, Recommendation G.704 - Synchronous frame structures used at 1544, 6312, 2048, 8488 and 44 736 kbit/s hierarchical levels, Geneve, 07/95. [3] Plessey "telecomms Integrafed Circuit Handbook, ed 1985. Sistemas de Telecomunicações I TP-05/06-5/5 /