MULTIPLEXADORES E DECODIFICADORES

Documentos relacionados
Implementação de Funções Lógicas com Multiplexadores e Decodificadores

Exemplo 2 de Projeto de Circuito Síncrono. Contador de Uns

7. Funções de Lógica Combinacional. 7. Funções de Lógica Combinacional 1. Somadores Básicos. Objetivos. Objetivos. Circuitos Digitais 03/11/2014

Circuitos de Apoio. UEM/CTC Departamento de Informática Curso: Ciência da Computação Professor: Flávio Rogério Uber

ÁLGEBRA BOOLEANA- LÓGICA DIGITAL

EPUSP PCS 2021/2308/2355 Laboratório Digital GERADOR DE SINAIS

Laboratório de Circuitos Digitais 1

ELETRÔNICA DIGITAL. Parte 6 Display, Decodificadores e Codificadores. Prof.: Michael. 1 Prof. Michael

CRONÔMETRO DIGITAL PROJETO

EPUSP PCS 2011/2305/2355 Laboratório Digital. Frequencímetro

Somadores Binários E.T.M./2005 (revisão)

Multiplicador Binário com Sinal

EPUSP PCS 2011 Laboratório Digital I. Uma ULA Simples

APOSTILA DE ELETRÔNICA DIGITAL II

EPUSP PCS 2011/2305/2355 Laboratório Digital. Frequencímetro

EPUSP PCS 2011/2305/2355 Laboratório Digital. Frequencímetro

Circuitos Combinacionais Básicos

CALCULADORA SIMPLES COM ULA

CENTRO TECNOLÓGICO ESTADUAL PAROBÉ CURSO DE ELETRÔNICA

EPUSP PCS 2011 Laboratório Digital I. Uma ULA Simples

FLIP FLOPS. EXPERIMENTS MANUAL Manual de Experimentos Manual de Experimentos M-1113A

CONTROLE DE UM SERVO MOTOR

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL

Sistemas Digitais Ficha Prática Nº 7

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Circuito Decodificador BCD para Display de Sete Segmentos

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

INSTITUTO DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SERGIPE COORDENADORIA DE ELETRÔNICA RELÓGIO DIGITAL -MONTAGEM COM CONTADOR COMERCIAL

Eletrônica Analógica

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

Universidade Federal do ABC Disciplina: Natureza da Informação Lista de Exercícios 02 Códigos e conversão A/D Prof. João Henrique Kleinschmidt

Q(A, B, C) =A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C. m(1, 2, 3, 6) T (A, B, C, D) =A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.

Painel Luminoso com LEDs

Capítulo VI Circuitos Aritméticos

Introdução. Display de sete segmentos

Parte 05 - Técnicas de programação (mapas de Veitch-Karnaugh)

CIRCUITOS LÓGICOS COMBINACIONAIS: MULTIPLEXADORES E DEMULTIPLEXADORES

EPUSP PCS 3335 Laboratório Digital A. Um Circuito Digital

Circuitos Aritméticos

Prof. Adilson Gonzaga. Interface com Displays

RESUMO TEÓRICO CONVERSORES DIGITAL/ANALÓGICO

Unidade Lógica e Aritmética

Data: Experiência 01: LEI DE OHM

Professor: André Rabelo Curso: Engenharia da Computação Disciplina: Lógica Digital Período: 3º Data Entrega: 21/03/2012 Valor: 15 pts Objetivos:

Interface com Displays de 7 Segmentos. Interface com Displays

Painel Luminoso com LEDs

5. O Mapa de Karnaugh

Capacitor em corrente contínua

Circuito combinacional

ESTUDO DE UM CIRCUITO RC COMO FILTRO

Relatórios de Práticas no LABORATORIO

CAPÍTULO 2 SISTEMAS DE NUMERAÇÃO E CÓDIGOS

PORTA OU EXCLUSIVO (XOR) CIRCUITOS DE COINCIDÊNCIA (XNOR)

Módulos Combinatórios

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ. Câmpus Ponta Grossa. Coordenação do Curso Superior de Tecnologia em. Automação Industrial

Parte # 3 - Circuitos Combinatórios

Eletrônica Digital II. Exemplo de um CI com encapsulamento DIP. Diagrama do CI 74XX76.

MATÉRIA TÉCNICA APTTA BRASIL

4. Álgebra Booleana e Simplificação Lógica. 4. Álgebra Booleana e Simplificação Lógica 1. Operações e Expressões Booleanas. Objetivos.

EPUSP PCS2355 Laboratório Digital SOMADORES DECIMAIS

Unidade Lógica e Aritmética

LISTA COMPLEMENTAR DE DAC E ADC DO LIVRO DO TOCCI

EPUSP PCS 2011 Laboratório Digital GERADOR DE SINAIS

OHMÍMETRO DIGITAL. 1 O Projeto. 1.1 Sensor. 1.2 Conversor A/D

Microcontroladores e Microprocessadores. Conversão de Bases Prof. Samuel Cavalcante

Relatórios de Práticas no LABORATORIO

ROTEIRO DE AULA PRÁTICA Nº 03

III. Representações das portas lógicas (recordação): Figura 1: Símbolos padronizados e alternativos para várias portas lógicas e para o inversor 2

EPUSP PCS 2011/2305/2355 Laboratório Digital SOMADORES DECIMAIS

Circuitos Lógicos Aula 3

Profª Danielle Casillo

Sistemas Digitais II. Interface com o mundo analógico. Prof. Marlon Henrique Teixeira Abril/2014

Circuitos Seqüenciais

Arquitetura e Organização de Computadores

BC-0504 Natureza da Informação

Escola Secundária c/3º CEB José Macedo Fragateiro. Curso Profissional de Nível Secundário. Componente Técnica. Disciplina de

Simplificação de Expressões Booleanas e Circuitos Lógicos

Prof. Leonardo Augusto Casillo

Parte # 5 - Circuitos Combinacionais

Fibras Ópticas Modulação de um díodo emissor de luz (LED)

Fonte de alta tensão CA/CC simultânea. Manual de operação

Simplificação por mapa de Karnaugh

EPUSP PCS 3635 Laboratório Digital I. Trena Digital

EXPERIÊNCIA 9 DIODOS SEMICONDUTORES E CURVAS CARACTERÍSTICAS

BLOCOS DE FUNÇÃO. Figura 1 - Tela de programação com ambiente selecionado para Bloco de Funções

Codificadores e Decodificadores Prof. Rômulo Calado Pantaleão Camara

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL

Síntese de máquinas de estados. Equação característica de flip-flops

Transcrição:

MULTPLXORS OFORS J.S./2001 (revisão).t.m./2002 (revisão da parte experimental).t.m./2003 (revisão da parte experimental).t.m./2004 (revisão).t.m./2005 (revisão) RSUMO sta experiência tem como objetivo a familiarização com: Principais características de multiplexadores e decodificadores comercialmente disponíveis; Montagens de funções lógicas utilizando multiplexadores e decodificadores. 1. PRT TÓR implementação de funções lógicas de maior complexidade não é normalmente uma tarefa fácil, podendo exigir o uso de muitas portas lógicas. Para simplificar os projetos, podem-se utilizar componentes com um maior grau de integração (MS - Medium Scale ntegration e LS - Large Scale ntegration), que proporcionam uma significativa redução do número de componentes necessários à implementação de muitas funções. No entanto, o custo de tais componentes é superior ao das portas lógicas. ssim, para efeito de escolha, o custo global do projeto também deve ser considerado. O uso de multiplexadores, decodificadores e PLs (rranjos Lógicos Programáveis) é uma opção vantajosa em relação às portas lógicas, sendo assim muito utilizados. Na presente experiência, serão utilizados apenas os multiplexadores e decodificadores. Por esta razão é importante conhecer os tipos de circuitos integrados MS disponíveis no mercado. Somente deste modo é possível projetar um sistema utilizando os componentes disponíveis da melhor forma possível. s equações lógicas obviamente são úteis. ntretanto, estas tendem a ocultar a função que está sendo implementada. Se fossem usadas equações para descrever um decodificador 1 para display de sete segmentos, dificilmente seria percebida a existência de um circuito integrado pronto para esta função (p.ex., os circuitos integrados 74LS47 e 74LS49). s equações: a = + + + b = + + c = + + d = + + + e = + f = + + + g = + + + não permitem um fácil reconhecimento de que se trata de um seven segment display driver (as letras minúsculas representam os segmentos do display, e as letras maiúsculas, os bits do número hexadecimal desejado). esta forma, pode-se concluir que: O sistema digital deve ser totalmente definido em termos de grandes blocos integrados antes de qualquer detalhamento utilizando equações lógicas que, em grande número de casos, são dispensáveis. 1 mbora chamado desta forma pela maioria dos fabricantes, o decodificador para displays de sete segmentos é na verdade um conversor de código binário para um código de sete bits. palavra decodificador deve ser usada para outro tipo de circuito descrito mais adiante. Multiplexadores e ecodificadores (2005) 1

1.1. Multiplexadores O multiplexador (multiplexer ou MUX) implementa eletronicamente uma chave seletora de dados. figura 1.1 mostra uma chave seletora de oito posições e a representação gráfica de um MUX integrado de oito entradas. ntradas 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 omando Seletor - nable (a) have seletora de oito posições. (b) Representação do MUX de oito entradas. Figura 1.1 Multiplexador 8 para 1. O multiplexador conecta o dado presente em uma das 2 n entradas de dados i para a sua saída, em função de n entradas de controle. Opcionalmente, pode haver também um sinal de habilitação (enable). O funcionamento do circuito do MUX pode ser entendido a partir da Tabela. Tabela - Tabela Verdade do MUX de 8 ntradas. 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 2 2 0 0 1 1 3 3 0 1 0 0 4 4 0 1 0 1 5 5 0 1 1 0 6 6 0 1 1 1 7 7 1 X X X 0 1 ssim, um multiplexador é um dispositivo combinatório, controlado por endereços de seleção que transfere uma de suas entradas para a saída. Uma única pastilha multiplexadora pode substituir várias pastilhas de portas lógicas, economizando espaço e interconexões em placas de circuito impresso, diminuindo atrasos de propagação e dissipação, e ainda facilitando o projeto do sistema. omo exemplo de circuitos integrados disponíveis no mercado pode-se citar o 74151 e 74157. mplementação de Funções Lógicas com Multiplexadores lém de selecionar sinais, o multiplexador pode ser usado para a implementação de funções lógicas. Por exemplo, a função abaixo pode ser implementada por um multiplexador de quatro entradas (representado na figura 1.2, onde é o bit mais significativo). = 0 + 1 + 2 + 3 Multiplexadores e ecodificadores (2005) 2

0 0 1 2 1 2 3 3 Figura 1.2 - MUX de 4 ntradas. função F abaixo pode ser implementada usando multiplexadores como apresentado na figura 1.3 (considerando-se como o bit mais significativo). F = + + + + + + + = + + + + + '1' '0' 0 1 2 3 4 F '1' '0' 5 6 7 Figura 1.3 - mplementação de uma Função Lógica com Multiplexador. mpliação da apacidade de um Sistema Multiplexador través de multiplexadores de baixa capacidade, pode-se formar MUX de maior capacidade. figura 1.4 apresenta um MUX de 8 entradas construído a partir de dois multiplexadores de 4 entradas e um outro multiplexador de duas entradas, considerando que a entrada é a mais significativa. Multiplexadores e ecodificadores (2005) 3

0 0 1 2 1 2 3 3 0 F 1 4 5 6 0 1 2 7 3 Figura 1.4 - xpansão de Multiplexadores. 1.2. ecodificadores Um decodificador pode ser considerado um circuito oposto de um multiplexador. Num decodificador, um endereço de entrada binário determina qual das várias saídas será ativada. figura 1.5 apresenta um decodificador octal (one-of-eight decoder). 7 6 5 4 3 2 1 0 Figura 1.5 - iagrama de locos de um ecodificador Octal. m um decodificador binário, apenas uma de suas 2 n saídas é ativada em função do valor de suas n entradas. Opcionalmente, pode haver uma entrada de habilitação (enable). Tabela mostra o funcionamento do circuito decodificador em questão. xistem vários tipos de decodificadores que diferem tanto no número de bits de endereço quanto na própria função. Por exemplo: decodificadores para display de sete segmentos, decodificadores decimais, etc. omo exemplos de circuitos integrados, pode-se citar o 74138 e 74139. Multiplexadores e ecodificadores (2005) 4

Tabela - Tabela Verdade do ecodificador Octal. 0 1 2 3 4 5 6 7 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 X X X 1 1 1 1 1 1 1 1 mplementação de Funções Lógicas com ecodificadores Uma das aplicações dos decodificadores é a geração de termos de funções lógicas. ssim, podem-se implementar as funções de três variáveis, abaixo detalhadas, como mostrado na figura 1.6 (considerando-se como a entrada mais significativa). F = + + F 1 = + + 0 F 1 1 2 3 4 5 X X 6 7 X F Figura 1.6 - mplementação de Funções Lógicas com ecodificadores Neste caso fica evidente a vantagem de se poder gerar várias funções com as mesmas variáveis, utilizando um único decodificador para construir os seus termos. mpliação da apacidade de um ecodificador nalogamente aos multiplexadores, os decodificadores podem ser encadeados para manipular um número maior de variáveis de endereço. figura 1.7 mostra como um decodificador 3 para 8 pode ser construído a partir de dois decodificadores 2 para 4 com sinal de habilitação da entrada. Multiplexadores e ecodificadores (2005) 5

S 0 O0 0 S 1 O1 1 S 2 O2 S 3 O3 2 S 0 S 1 S 2 O4 O5 O6 S 3 O7 Figura 1.7 ecodificador 3 para 8 construído a partir de dois decodificadores 2 para 4. 1.3. odificador de Prioridade Um codificador de prioridade produz, na sua saída, um código binário correspondente à entrada de maior número acionada. O diagrama de blocos de um codificador de oito entradas é apresentado na figura 1.8. 7 6 5 4 3 2 1 0 G S 0 Figura 1.8 - iagrama de locos de um odificador de Prioridade. O funcionamento do codificador de prioridade pode ser deduzido a partir do exame da Tabela. Tabela - Tabela Verdade do odificador de Prioridade de 8 ntradas. 0 1 2 3 4 5 6 7 GS 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 X 0 1 1 1 1 1 1 0 1 1 0 1 0 X X 0 1 1 1 1 1 0 1 0 1 1 0 X X X 0 1 1 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 0 1 1 1 0 X X X X X 0 1 1 0 0 1 0 1 0 X X X X X X 0 1 0 0 0 1 1 0 X X X X X X X 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 X X X X X X X X 1 1 1 1 1 O sinal 0 é utilizado para o cascateamento, ou seja, quando se deseja formar codificadores de maior capacidade a partir de dois ou mais codificadores de menor capacidade. O 74148 é um circuito integrado que apresenta a função de um codificador de prioridade de 8 entradas. Multiplexadores e ecodificadores (2005) 6

2. PRT XPRMNTL 2.1. Síntese de Função ooleana onsidere a função booleana f = x y wz + x w z + yw z + xy z + y w. a) presentar a tabela verdade de f, considerando as entradas x, y, w e z. x y w z f 0 0 0 0 0 0 0 1 0 0 1 0..... 1 1 1 1 b) Projetar um circuito usando multiplexadores ou decodificadores que realize a função booleana f. c) Montar o circuito projetado, usando as chaves H3 a H0 do painel de montagem como as respectivas entradas das variáveis x, y, w, z. Observar o valor da saída f em um dos Ls para todas as possíveis combinações dos valores das variáveis de entrada. ompare a saída experimental observada com a tabela verdade da função. d) Montar o esquema da figura 2.1, com o circuito que realiza a função booleana f. onecte a variável x com o bit mais significativo da saída do contador e a variável w no bit menos significativo. Use o contador 74193 na montagem (use o datasheet do componente para verificar seu funcionamento). GROR PULSOS x ~ 100 KHz y ircuito f ONTOR z da função f w OSLOSÓPO Figura 2.1 squema para o item 2.1.d. e) Verificar a forma de onda na saída f do circuito e explicar todos os detalhes observados. PRGUNTS: 1. Para a síntese de uma função lógica, qual a diferença em usar multiplexadores ou decodificadores? Qual foi a escolha do grupo? Justifique. 2. omo o funcionamento estático do circuito foi verificado? 3. omo o funcionamento dinâmico do circuito foi verificado? 4. omo a forma de onda do item 2.1.e. pode ser sincronizada no osciloscópio? escreva as possibilidades possíveis. 5. Qual é a relação entre a forma de onda observada no item 2.1.e e a tabela verdade de f? 2.2. ircuito odificador de Prioridade a) Pesquisar o datasheet do codificador de prioridade 74148 e estudar seu funcionamento. escreva as principais características deste componente. b) Projetar um circuito digital, com funcionamento similar ao do 74148, que implemente um codificador de prioridade de 4 entradas e 2 saídas, usando multiplexadores ou decodificadores. c) Mostrar como o circuito será montado, testado e depurado. d) Monte o circuito projetado no painel de montagem, usando as chaves H0 a H3 nas entradas e observando as saídas em Ls ou em um display. PRGUNTS: 6. omo os sinais, GS e O podem ser também implementados? Qual é a função destes sinais? 7. omo um decodificador de prioridade de 8 entradas e 3 saídas, como o 74148, poderia ser implementado? Mostre um diagrama para sua explicação. Multiplexadores e ecodificadores (2005) 7

2.3. ircuito ecodificador de Teclado a) Projetar um circuito com multiplexador (não deve ser utilizado um decodificador de prioridade) que detecte e apresente, em um display hexadecimal, o valor de uma tecla acionada num teclado de 8 dígitos, montado a partir das chaves do painel (H0 a H7), conforme mostrado na figura 2.2. OSRVÇÕS: ada chave do painel vai simular uma tecla. Lembre-se que, num teclado, a tecla é pressionada e em seguida liberada. O circuito deverá manter na saída o valor da tecla acionada mesmo após sua liberação, até o acionamento de uma próxima tecla. O nível lógico de uma tecla acionada corresponde ao nível ZRO. 0 1 2 7 Figura 2.2 Modelo do teclado a ser utilizado. b) presentar um diagrama de blocos que explique o funcionamento do circuito. c) Montar o circuito projetado, apresentando a seqüência de montagem e o procedimento de testes adotados pelo grupo. d) Testar o circuito no painel de montagens para diversas combinações nas entradas. PRGUNTS: 8. Qual é a saída do circuito quando nenhuma tecla é acionada? 9. Qual é a saída do circuito quanto duas ou mais teclas são acionadas simultaneamente? Justifique sua resposta e exemplifique. 10. O circuito projetado usa um sinal de relógio? m caso afirmativo, qual a influência de sua freqüência no funcionamento correto do circuito? Há algum valor mais conveniente? 11. omo este circuito poderia ser implementado caso fosse possível usar um codificador de prioridade? esenhe um diagrama de blocos do circuito. 3. LOGRF Fairchild Semiconductor. TTL ata ook. Mountain View, alifornia, 1978. FRGN,.; SRV,. M. ngenharia do Projeto Lógico igital: onceitos e Prática. ditora dgard lücher Ltda, 1995. TO, R. J.; WMR, N. S.; MOSS, G. L. igital Systems: principles and applications. 9 th ed., Prentice-Hall, 2004. WKRL, J. F. igital esign Principles & Practices. 3 rd edition, Prentice Hall, 2000. 4. MTRL SPONÍVL ircuitos ntegrados TTL: 7400, 7402, 7404, 7410, 7474, 74138, 74151, 74193. Multiplexadores e ecodificadores (2005) 8

5. QUPMNTOS NSSÁROS 1 painel de montagens experimentais. 1 fonte de alimentação fixa, 5V ± 5%, 4. 1 osciloscópio digital. 1 multímetro digital. 1 gerador de pulsos. Multiplexadores e ecodificadores (2005) 9