EPUSP PCS 2011 Laboratório Digital GERADOR DE SINAIS

Transcrição

1 GERADOR DE SINAIS Versão 2015 RESUMO Esta experiência tem como objetivo a familiarização com o problema da conversão de sinais digitalizados em sinais analógicos, o conversor digital-analógico de 8 bits DAC0800 da National e apresenta também a memória EPROM A parte experimental apresenta o projeto de um gerador de sinais analógicos com várias formas de onda (senóide, rampa, etc) usando a placa de desenvolvimento FPGA Altera DE2. OBJETIVOS Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos: Estudo de conversores D/A; Aplicação de memórias; Descrição de memórias ROM em VHDL. 1. PARTE EXPERIMENTAL O circuito do Gerador de Sinais será desenvolvido de forma integrada, dividindo-se a implementação do circuito na placa de desenvolvimento FPGA DE2 da Altera e no painel de montagens experimentais. A parte digital do circuito deverá ser implementado na placa DE2 e os componentes analógicos no painel de montagens experimentais. A integração das partes deve ser realizada com cuidado para não danificar as partes. A interface usa o circuito integrado Atividades Pré-Laboratório Familiarização com o Conversor D/A DAC0800 a) A configuração mostrada na Figura 1.1 será usada na parte experimental. Estude o manual do componente e determine qual é o bit mais significativo da entrada de dados digitais do circuito integrado. Figura Configuração do Conversor DAC0800. b) Inicialmente monte o circuito da Figura 1.1 e execute uma avaliação do seu funcionamento com as chaves C0-C7 do painel de montagens ligadas nas entradas E1-E8. DICA: ligue as chaves nas entradas conforme a ordem dos bits (mais significativo para menos significativo). Gerador de Sinais quadrimestral (2015) 1

2 c) Elaborar uma tabela e um gráfico da tensão de saída em função do código de entrada. A tensão de saída é positiva ou negativa? d) Determine a característica apresentada pelo gráfico do item 1.1.c) para os valores iniciais do código de entrada? e) Como é esta característica, para os valores finais? f) A partir dos dados experimentais determine como os 8 bits de entrada do DAC0800 poderão ser conectados nos 6 bits de saída da memória EPROM no projeto do gerador de sinais para que a amplitude do sinal gerado seja maximizado. Determinar como os 6 bits de saída da memória devem ser conectados nas entradas da memória. DICA: qual é o bit mais significativo da entrada digital do conversor D/A? Projeto de uma descrição VHDL de uma EPROM 2048x8 g) Uma descrição em VHDL de um circuito similar a EPROM 2716 (2048x8) deverá ser desenvolvida para armazenar as formas de onda digitalizadas. A interface deste componente deverá seguir aquele definido na Figura 1.2. O conteúdo é especificado pelo arquivo eprom-mapa.mif disponível no site da disciplina. Figura 1.2 Interface da memória em VHDL. h) A verificação deste componente deverá ser realizada e documentada no planejamento. Utilizar a saída de um circuito contador de 8 bits nas entradas de endereços A0-A7 da memória EPROM e três chaves de entrada F0 a F2 nas entradas A8-A10 da EPROM. Use um botão ou sinal de relógio na entrada de clock do contador. Observar a saída da memória, conforme a Figura 1.3 abaixo. Figura 1.3 Familiarização da memória. Verifique o conteúdo da memória, acionando a entrada do contador. Consulte o mapa da EPROM disponível no Laboratório Digital. Verifique também o comportamento do bit b 7 da memória. Como este bit varia em função do endereço da memória? DICA: a verificação pode ser efetuada através de simulação no Altera Quartus II. Gerador de Sinais quadrimestral (2015) 2

3 Especificação do Projeto do Gerador de Sinais i) Projetar um sistema gerador de sinais analógicos, com a saída apresentando as funções seno, x 2, exponencial, rampa, elíptica, x 3 e Gaussiana, considerando o diagrama de blocos da Figura 1.4. Considere as seguintes condições: Figura Diagrama de Blocos do Gerador de Funções. As funções foram digitalizadas e os dados estão armazenados em uma memória EPROM, cada uma em 256 posições consecutivas, que formam uma página (Obs.: a função rampa está repetida); Os bits da saída da EPROM b 7, b 6,..., b 0 são assim constituídos: - b 0 a b 5 : valor digitalizado da função; - b 6 : não utilizado; - b 7 : sinal para sincronização do osciloscópio. Os mapas de gravação da EPROM estão disponíveis no Laboratório Digital. Para selecionar uma função deve-se acionar o botão FUNÇÃO (o que deve fazer acender o LED L0 EM SELEÇÃO, indicando processo de seleção em curso) e escolhe-se a página de memória, através das chaves de INDICAÇÃO DE PÁGINA; Para mostrar a função analógica no osciloscópio deve-se acionar o botão MOSTRA, o que deve apagar o LED EM SELEÇÃO e acender o LED EM OPERAÇÃO, indicando o modo EM OPERAÇÃO. A função deve ser mostrada continuadamente, até que nova requisição de seleção seja feita (acionando novamente o botão FUNÇÃO). A frequência do sinal de saída deve ser da ordem de unidades de quilohertz (KHz). OBSERVAÇÕES: Enquanto o gerador estiver mostrando uma função, qualquer acionamento das chaves de seleção de página e do botão MOSTRA deve ser inócuo; Trabalhar com tensões entre +5V e -5V na saída do conversor. j) Elaborar o planejamento com a documentação do funcionamento interno do projeto do Gerador de Sinais, incluindo cartas de tempo com a simulação da parte digital. Gerador de Sinais quadrimestral (2015) 3

4 1.2. Atividades em Laboratório Montagem do Conversor D/A DAC0800 k) Inicialmente monte o circuito da Figura 1.1 com o conversor D/A DAC0800. Teste seu funcionamento conforme já estudado no item 1.1.b. l) Em seguida, ligar as saídas do buffer nas 6 entradas selecionadas do DAC0800 como preparação da conexão com a placa Altera DE2. DICA: verifique a conexão dos sinais do buffer testando o circuito com a ligação das 6 entradas nas chaves novamente. Teste alguns pontos e compare-os com os valores do gráfico do item 1.1.c. Execução da Montagem do Gerador de Sinais m) A montagem do circuito deverá ser realizada em duas etapas: primeiro, a parte analógica composta pelo DAC0800 e o buffer Em seguida, a parte digital deverá ser testada de forma independente na placa DE2. Finalmente, ambas as partes podem ser integradas para formar o gerador de sinais. Adotar a seguinte designação de sinais: PÁGINA[0..2] : chaves SW0 a SW2 FUNÇÃO : botão KEY0 MOSTRA : botão KEY1 MEMÓRIA[0..7] : GPIO_0[0] a GPIO_0[7] EM_SELEÇÃO : led LEDR[0] EM_OPERAÇÃO : led LEDR[1] CLOCK : clock interno de 50 MHz (CLK_50) DICA: lembrem-se que os botões na placa DE2 são ativos em baixo. Os projetos devem levar isto em consideração. Use a tabela de designação de pinos da placa DE2. n) Como o funcionamento da parte digital do circuito pode ser demonstrado ao professor? DICA: use sinais extras de depuração em leds e displays. CUIDADO: ligar em PRIMEIRO LUGAR o sinal de TERRA da placa DE2 (pino 12 do conector GPIO_0) com o pino de TERRA do painel de montagens experimentais. Em caso de negligência, a placa DE2 pode ser danificada! o) Ao interligar a parte digital (na placa DE2) com a parte analógica (no painel), a montagem do circuito gerador de sinais é concluída. Executar testes e mostrar as oito funções armazenadas. p) Construa uma tabela identificando as funções geradas para cada código. Colete as formas de onda para o relatório. q) Varie a frequência de operação e comente o funcionamento do circuito do gerador de sinais. r) Anexe os arquivos do projeto (arquivos QAR e MIF) e submeta-os no Tidia-Ae Desafio s) Implemente a modificação proposta pelo professor. Documente as alterações desenvolvidas e apresente seu funcionamento de forma objetiva e convincente Atividades Pós-Laboratório t) Após a conclusão das atividades programadas, responda as perguntas abaixo: 1. O circuito é funcional a baixas frequências? Como é a forma de onda gerada nestes casos? Qual é o papel do filtro passa-baixas da figura 1.4 do material complementar da experiência? 2. A página de dados na EPROM para cada forma de onda tem 256 posições. Como o projeto do gerador de sinais poderia ser melhorado com relação à definição da forma de onda gerada? 3. Como a forma de onda da saída do Gerador de Sinais poderia ser invertida e apresente valores positivos? Explique. 4. O que precisa ser modificado no projeto se o gerador de sinais puder apresentar 16 formas de onda e cada forma de onda tiver 1024 posições? Gerador de Sinais quadrimestral (2015) 4

5 2. BIBLIOGRAFIA FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lógico Digital: Conceitos e Prática. Editora Edgard Blücher Ltda, TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Digital Systems: principles and applications. 11 th ed., Prentice-Hall, WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, KLEITZ, William. Digital Electronics - A Practical Approach. Prentice-Hall, TOKLEIN, Roger L. Princípios Digitais. Schaum-McGraw Hill, Signetics. TTL Logic Data Manual LSD-EPUSP. Conversores Analógico-Digitais. Apostila de PEL308, RA/ES. MATSUNAGA, A. M. e TSUGAWA, M. O. Conversor Digital/Analógico. Apostila de PCS2498 Laboratório de Processadores II. Versão de 2005, revisado por André Riyuiti Hirakawa e Carlos Eduardo Cugnasca. 3. MATERIAL DISPONÍVEL Circuitos Integrados TTL (apenas para referência de projeto): , 7404, 7408, 7432, 7474, 74161, 74163, 74175, Memória EPROM. Circuitos Integrados TTL (integração da parte digital com a parte analógica): buffer para interface entre a placa DE2 e o DAC0800. Outros Componentes (parte analógica): - Resistores: 4,7 K - Capacitores: 10nF - DAC Conversor D/A 4. EQUIPAMENTOS NECESSÁRIOS 1 painel de montagens experimentais. 1 fonte de alimentação fixa, 5V 5%, 4A. 1 fonte de alimentação variável 12V 10%, 0,5 A 1 osciloscópio digital. 1 multímetro digital. 1 placa de desenvolvimento FPGA DE2 da Altera com o dispositivo Altera Cyclone II EP2C35F672C6. 1 computador PC com programa Altera Quartus II e interface USB. Histórico de Revisões E.T.M./2007 adaptação E.T.M./2011 revisão E.T.M./2012 revisão E.T.M./2013 revisão da parte experimental E.T.M./2014 revisão E.T.M./2015 revisão do texto Gerador de Sinais quadrimestral (2015) 5