Circuito de Recepção Serial Assíncrona

Transcrição

1 Circuito de Recepção Serial Assíncrona Versão 2016 RESUMO O objetivo desta experiência é aplicar a metodologia de projeto de circuitos digitais com dispositivos programáveis adotado no Laboratório Digital no projeto e na implementação de um circuito digital em VHDL que recebe dados digitais (caracteres em código ASCII) de um terminal serial usando a linguagem de descrição de hardware VHDL e uma placa de desenvolvimento FPGA DE2 da Altera. OBJETIVOS Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos: Comunicação serial assíncrona (RS232C); Metodologia de Projeto de Circuitos Digitais com FPGA; VHDL; Depuração com ferramentas. 1. PARTE EXPERIMENTAL A parte experimental envolve a realização de um conjunto de atividades visando o desenvolvimento de um circuito digital para a recepção de dados para um terminal serial, usando a placa de desenvolvimento FPGA DE2 da Altera Atividade 1 Estudo de material a) Estude a apostila Conceitos de Comunicação Serial Assíncrona sobre o uso da técnica de superamostragem no projeto do circuito de recepção. b) Explique o funcionamento da técnica de superamostragem para o circuito de recepção serial assíncrona. c) Por que é importante usar a superamostragem no projeto da experiência? O que pode acontecer no caso de se optar por não usá-la? d) Ao comparar o projeto do circuito da experiência com o projeto do circuito de transmissão serial, o que a adoção da superamostragem muda no desenvolvimento do fluxo de dados e da unidade de controle? Circuito de Recepção Serial Assíncrona (2016) 1

2 1.2. Atividade 2 Projeto do Circuito de Recepção Serial Esta atividade envolve a aplicação da metodologia de projeto [MIDORIKAWA, 2016] no desenvolvimento do circuito de recepção serial assíncrona. Cada grupo deve aplicar as etapas de projeto e documentar os resultados obtidos. e) Especificação do Projeto. A parte experimental consta do projeto, documentação e implementação de um circuito de recepção de dados enviados a partir de um terminal serial, completando o estudo da comunicação serial assíncrona. O circuito a ser projetado deve detectar o acionamento de uma tecla no teclado do terminal (pronto) e mostrar o código ASCII (dado) em displays hexadecimais da placa DE2. Além disso, deve testar o bit de paridade e indicar, por meio de um LED (paridade_ok), se ocorreu um erro de comunicação. Na documentação do circuito deve-se enfatizar, principalmente, os casos de teste e a carta de tempos dos vários sinais do circuito, onde deve estar indicado o tempo de resposta máximo para a sincronização do relógio com a saída do terminal. A interface do circuito pedido é mostrada na Figura 1. Sinais adicionais de depuração podem ser especificados e devem ser documentados no planejamento. Figura 1 Interface do Circuito de Recepção de Dados. A configuração da comunicação serial a ser adotada no projeto é denominada 7E2, ou seja, 7 bits de dados, paridade par (even) e 2 stop bits. A documentação do projeto deve apresentar os resultados das etapas da metodologia de projeto (pseudo-código, diagrama ASM da unidade de controle, diagrama de blocos do fluxo de dados, etc). f) O Relatório deve conter a descrição do projeto em VHDL de cada um dos componentes e módulos, uma explicação da integração destas partes e, finalmente, do funcionamento do projeto completo. Sugerese que sejam realizadas simulações para descrever o funcionamento de cada entidade VHDL. g) Defina os casos de testes devem ser executados para assegurar o correto funcionamento do circuito completo. Defina alguns sinais de depuração. Acrescente formas de onda no planejamento. Circuito de Recepção Serial Assíncrona (2016) 2

3 1.3. Atividade 3 Implementação do Projeto na Placa Altera DE2 Neste item vamos implementar, no Laboratório Digital, o projeto do circuito de recepção serial na placa Altera DE2. h) Sintetizar o circuito de recepção serial para a placa Altera DE2. Usar a seguinte designação de pinos mínima (adicionar sinais de depuração): DADOS: displays HEX0 e HEX1 CLOCK: pino GPIO_1[0] RESET: pino GPIO_1[1] DADO_SERIAL: UART_RXD PARIDADE_OK: led LEDR[0] PRONTO: LEDG[0] DICA: outros sinais de depuração podem ser especificados e também devem ser designados. i) Testar o circuito de recepção serial para várias taxas de transmissão e múltiplos dados seriais. j) Use a ferramenta SignalTap II do Quartus para a visualização dos sinais digitais para fins de depuração. Adicione figuras com as saídas da ferramenta no Relatório. k) A ferramenta Analog Discovery também está disponível para depuração do projeto. Caso seja escolhida, adicione imagens das formas de onda observadas no Relatório. l) Analise o funcionamento do circuito de recepção com a variação da frequência do relógio (clock de recepção) e sua relação com o dado enviado Atividade 4 Desafio Neste item deverão ser estudados e implementados alguns melhoramentos no circuito de recepção serial na placa DE2. m) Uma modificação no projeto do circuito de recepção serial assíncrona será solicitada pelo professor. Estude esta modificação e verifique qual parte do projeto inicial deverá ser alterado. n) Projete o circuito e sintetize na placa DE2. Explique a designação de pinos. o) Documente os resultados obtidos nos testes realizados. OBS.: Além do relatório em PDF, deve-se submeter o projeto em QAR do Quartus. Circuito de Recepção Serial Assíncrona (2016) 3

4 CONFIGURAÇÃO DA COMUNICAÇÃO SERIAL COM O PC Um computador tipo PC será usado para emular um terminal serial. Conecte o cabo serial na saída da placa FPGA no adaptador USB-serial e utilize o software de comunicação serial HyperTerminal do Windows (ou outro programa compatível). Crie uma nova conexão usando os parâmetros abaixo (configurações de porta), como na figura 3. Conexão: porta COM (determinar porta correta usando o Painel de Controle do Windows) Bits por segundo: 300 Bits de dados: 7 Paridade: par Bits de parada: 2 Controle de fluxo: Nenhum Figura 3 Exemplo de configuração do HyperTerminal. Para testar a conexão da porta serial antes de conectá-lo na placa FPGA, faça um curto-circuito com os pinos 1 TX e RX do cabo serial e veja se o que for digitado é ecoado no terminal. 1 Os pinos TX e RX do cabo serial são, respectivamente, os pinos 2 e 3 do conector DB9 ou DE9. Circuito de Recepção Serial Assíncrona (2016) 4

5 2. BIBLIOGRAFIA ALTERA. Altera DE2 Development and Education Board User Manual CCITT - Fifth Plenary Assembly. Green Book. Vol. VIII, Geneve, December Electronic Industries Association. Interface Between Data Terminal Equipment and Data Communication Equipment Employing Serial Date Interchange EIA-RS-232-C, Washington, August FREGNI, E.; SARAIVA, A. M. Engenharia do Projeto Lógico Digital: Conceitos e Prática. Editora Edgard Blücher, HELD, G. Understanding Data Communications. 6 th ed., New Riders, MIDORIKAWA, E.T. Metodologia de Projeto com Dispositivos Programáveis. Apostila de Laboratório Digital. PCS-EPUSP, PCS-EPUSP. Conceitos de Comunicação Serial Assíncrona. Apostila de Laboratório Digital TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princípios e Aplicações. Prentice-Hall, 11 a ed., WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, EQUIPAMENTOS NECESSÁRIOS 1 computador com interface serial e software de comunicação. 1 computador com software Altera Quartus II. 1 dispositivo Analog Discovery da Digilent. 1 placa de desenvolvimento FPGA DE2 da Altera com o dispositivo Altera Cyclone II EP2C35F672C6. Histórico de Revisões E.S.G. e F.N.A/2001 revisão E.T.M./2004 revisão E.T.M./2005 revisão E.T.M./2008 revisão E.T.M./2011 revisão E.T.M./2012 revisão E.T.M./2013 revisão da parte experimental E.T.M./2014 revisão E.T.M./2015 revisão do texto E.T.M./2016 revisão Circuito de Recepção Serial Assíncrona (2016) 5