Banco de Registradores e ULA

Transcrição

1 Banco de Registradores e ULA Versão 2015 RESUMO Esta experiência tem como objetivo o desenvolvimento de um banco de registradores contendo 8 registradores de 4 bits cada. Este circuito deve armazenar um conjunto de valores distintos, que podem ser posteriormente acessados através de duas portas de saída (ou leitura de dados). O banco de registradores também pode ser atualizado através de uma porta de entrada (ou gravação de dados). O projeto desenvolvido será reaproveitado em um projeto posterior durante a disciplina. OBJETIVOS Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos: Registradores e banco de registradores; Projeto em FPGA; Depuração em placa FPGA; Reaproveitamento de módulos de projetos. 1. INTRODUÇÃO 1.1. Banco de Registradores Um banco de registradores é um componente digital composto por um conjunto de registradores que podem ser acessados de forma organizada. De uma maneira geral, podem ser executadas operações de leitura dos dados anteriormente gravados e de escrita de dados para modificar as informações internas. Este componente é um dos componentes mais importantes do fluxo de dados em um processador. As informações que estão sendo processados em um determinado momento devem estar armazenadas no banco de registradores. A figura 1.1 abaixo ilustra o banco de registradores do processador MIPS [Patterson & Hennessy, 2011]. Figura 1.1 Banco de registradores do processador MIPS. O banco de registradores do MIPS é composto por 32 registradores de 32 bits cada, organizados em uma estrutura com três portas de acesso: duas portas de leitura RD1 e RD2, que mostram dados armazenados em registradores identificados pelas entradas A1 e A2. Esta leitura é feita de forma assíncrona, ou seja, assim que uma das entradas de endereço de leitura A1 ou A2 (ou ambas) for modificada, a respectiva saída mostrará o dado. A terceira porta WD3 é para gravar um novo dado no registrador identificado pela entrada A3. Esta escrita é realizada de forma síncrona com o acionamento da entrada de relógio CLK e pela habilitação da operação através do sinal WE3. Banco de Registradores e ULA (2015) 1

2 Organização Lógica de um Banco de Registradores 1 De uma forma geral, um banco de registradores pode ser organizado conforme explicado a seguir. Primeiro, temos um grupo de registradores internos ao banco de registradores. Estes registradores devem ter alguns sinais de controle em comum, como por exemplo, os sinais de relógio (clock), de carga paralela (load) e de apagamento do conteúdo (clear). A figura 1.2 apresenta a implementação lógica de duas portas de leitura em um banco de registradores. Cada saída ou porta de leitura é conectada em um multiplexador N1, cuja entrada é selecionada pelo identificador do registrador a ser lido. Todas as saídas dos N registradores são conectados neste multiplexador, resultando em um circuito complexo. Figura 1.2 Implementação lógica de um banco de registradores com duas portas de leitura. A implementação da porta de escrita é um pouco mais complexa, porque somente um registrador deve ter seu conteúdo atualizado. Isto pode ser realizado com auxílio de um decodificador que gera um sinal pode ser usado para determinar o registrador a ser escrito. É importante lembrar que o estado do registrador deve ser alterado somente na borda ativa do sinal de relógio. Figura 1.3 Implementação lógica da porta de escrita. Embora a implementação lógica da figura 1.3 acima mostre portas lógicas com a combinação do sinal de relógio com cada uma das saídas do decodificador, uma implementação real deve evitar esta solução. Uma alternativa é usar uma entrada de habilitação de escrita do registrador, presente em vários componentes de biblioteca. Um destes componentes é o registrador Este item é baseado no apêndice C do livro [Patterson & Hennessy, 2011]. 2 Consulte o manual do componente e veja o funcionamento dos sinais G 1 e G. 2 Banco de Registradores e ULA (2015) 2

3 1.2. Via de Dados Tri-state O conceito de via (ou bus ) foi introduzido para resolver problemas como o mostrado na Figura 1.4, ou seja, a transferência de informações entre vários registradores. A solução usual para este problema seria colocar uma porta de seleção (multiplexador) na entrada de cada registrador, o que encarece muito o sistema. Contudo, se for possível garantir que neste sistema nunca seja necessário efetuar simultaneamente duas transferências distintas, pode-se utilizar o conceito de via de dados. REG. A REG. B REG. C REG. D REG. E REG. F Figura Sistema composto de vários registradores, que transferem informações entre si. Uma via de dados é um conjunto de linhas utilizado como caminho comum, que interliga entradas e saídas de vários registradores, de modo que as informações possam ser transferidas facilmente de qualquer um destes registradores para qualquer outro, desde que se utilizem os sinais de controle apropriados. A Figura 1.5 mostra um sistema organizado por vias, com três registradores com saídas tri-state. Figura Sistema composto de vários registradores interligados através de uma Via de Dados. Pode parecer incoerente que todas as entradas e todas as saídas correspondentes estejam ligadas entre si. A incoerência, porém, desaparece se for assegurado que apenas um dos três registradores tenha as suas saídas habilitadas, enquanto que as saídas dos outros dois registradores estejam em seu estado de alta impedância. Por exemplo, suponha que os registradores 1 e 3 estejam com as saídas desabilitadas, enquanto o registrador 2 tem as suas saídas habilitadas. Isto, em essência, desliga as saídas de 1 e 3 da via, de forma que apenas a saída do registrador 2 tenham os seus níveis lógicos presentes nas linhas que compõem a via. Desta forma, os dados do registrador 2 pode ser transferido, por exemplo, para o registrador 3 ou qualquer outro que esteja com sua entrada conectada na via de dados. Uma maneira de resolver o problema de seleção dos registradores envolvidos numa transferência é atribuir a cada registrador um endereço. Na verdade, cada registrador pode ter dois endereços, coincidentes ou não, um como destino e outro como origem. Neste caso, devem ser utilizados circuitos decodificadores de endereço para, a partir dos endereços apresentados, gerar os sinais de habilitação para os registradores escolhidos. A Figura 1.6 mostra o exemplo de um sistema que utiliza esta forma de seleção de registradores, com endereços de 3 bits Banco de Registradores e ULA (2015) 3

4 Figura Seleção de Registradores utilizando Decodificadores. Componentes Tri-state Dentro da lista de componentes SSI e MSI comercialmente disponíveis, temos vários exemplos de circuitos com saída tri-state. Para a função de buffer tri-state, podemos citar os circuitos integrados e 74126, que possuem a mesma funcionalidade com a diferença do sinal de habilitação (fig. 1.7). O CI permite que as entradas sejam transferidas para as respectivas saídas quando os sinais de controle estiverem em nível baixo. Figura 1.7 Buffer tri-state Para a função de registrador com saída tri-state temos o circuito integrado (figura 1.8). Os sinais de entrada G1 e G2 controlam a carga de dados e os sinais de entrada M e N controlam a saída tri-state do registrador. Figura 1.8 Registrador tri-state Banco de Registradores e ULA (2015) 4

5 2. PARTE EXPERIMENTAL A parte experimental desta experiência diz respeito à implementação de um circuito contendo um banco de registradores e ULA usando um diagrama esquemático pela composição de componentes básicos elementares como registradores, decodificadores e outros. Nesta experiência será desenvolvido o projeto utilizando-se o dispositivo programável Altera Cyclone II EP2C35F672C Atividades Pré-Laboratório a) Especificação do circuito a ser projetado: Projetar o fluxo de dados da figura 2.1 que inclui um banco de registradores, uma ULA e um multiplexador de dados de 4 bits. Figura 2.1 Fluxo de dados a projetar. O banco de registradores a ser desenvolvido nesta experiência contém 8 registradores de 4 bits cada, com três portas de E/S, sendo 2 portas de leitura e 1 porta de escrita. As portas de leitura RD1 e RD2 apresentam os dados armazenados nos registradores identificados pelas entradas A1 e A2, respectivamente. A operação de leitura é realizada de forma assíncrona. As entradas A3 e WD3 contêm, respectivamente, a identificação do registrador e o dado a ser gravado na borda ativa do sinal CLK, quando o sinal WE3 estiver ativado. A figura 2.2 abaixo ilustra a interface externa do componente Figura 2.1 Interface do banco de registradores. A ULA do circuito segue a mesma especificação do circuito projetado na experiência Uma ULA Simples realizada anteriormente. DICA: embora não presente na especificação acima, acrescentar um sinal CLEAR (ativo em baixo) que apaga o conteúdo do banco de registradores. b) Plano de testes e depuração. Antes de implementar o projeto do circuito da experiência, é importante a experimentação dos conceitos de utilização de dispositivos programáveis. O circuito do banco de registradores e ULA deverá ser sintetizado na placa de desenvolvimento Altera DE2. Desta forma deve-se: Elaborar um plano de testes para verificar o correto funcionamento do banco de registradores e execute-o através de uma série de simulações. Anexe os resultados no planejamento. DICA: além dos sinais de entrada e saída, verifique outros sinais necessários para verificar o funcionamento do banco de registradores (sinais de depuração). Planejar a verificação do seu funcionamento com a ferramenta de depuração física SignalTap II do Altera Quartus II. Como esta ferramenta pode ajudar na atividade de teste e depuração de um circuito? DICA: consultar o manual do software e verifique como o SignalTap II deverá ser usado. Banco de Registradores e ULA (2015) 5

6 2.2. Implementação na placa FPGA Este item será desenvolvido no Laboratório Digital, com a placa DE2 da Altera disponível nas bancadas aos alunos. c) Usando o software Quartus II, implemente o projeto do circuito do banco de registradores e ULA na placa de desenvolvimento DE2 da Altera com a seguinte designação de sinais do projeto: REG1 - chaves SW0 a SW2 REG2 - chaves SW3 a SW5 REG3 - chaves SW6 a SW8 GRAVA - botão KEY2 DADO - chaves SW9 a SW12 ENTRADA - chave SW17 FUNÇÃO chaves SW15 e SW16 RESULTADO display HEX0 depuração: RD1 - leds vermelhos LEDR0 a LEDR3 RD2 - leds verdes LEDG0 a LEDG3 CLEAR - botão KEY3 DICA: lembrem-se que os botões na placa DE2 são ativos em baixo. O projeto deve levar isto em consideração. Use a tabela de designação de pinos da placa DE2. d) Após a programação do projeto na placa Altera DE2, execute o plano de testes desenvolvido no item 2.1.b e verifique os resultados experimentais. Compare-os com as simulações efetuadas. e) Aplique a ferramenta SignalTap II para monitorar e verificar o funcionamento do banco de registradores modificado. Explique o procedimento de uso do SignalTap II Desafios f) Mostre como as expressões abaixo podem ser calculadas usando o circuito projetado. 1. R = A + B C 2. R = (A+B) and (C-D) 3. R = A g) Implemente a modificação especificada pelo professor e documente o projeto no relatório. Sintetize o circuito na placa Altera DE2. Demonstre seu funcionamento Atividades Pós-Laboratório h) A partir da análise do funcionamento do circuito projetado e dos conhecimentos obtidos com o desenvolvimento deste projeto, responda as perguntas abaixo. 1. Comente as diferenças na aplicação da depuração de projetos de circuitos digitais usando as seguintes ferramentas e estratégias: a. Simulador de circuitos digitais; b. Depuração física SignalTap II; c. Depuração física do circuito através da monitoração dos sinais elétricos dos componentes. 2. Que modificações seriam necessárias para mudar o projeto para um banco de registradores com 32 registradores de 32 bits cada? Apresente um diagrama de blocos. 3. Como o projeto do grupo poderia ser usado para um circuito que tenha um banco de registradores com três portas de leitura? Mostre o que deve ser modificado e como. 4. Como o projeto deve ser modificado para realizar a função R = A B? Explique. Banco de Registradores e ULA (2015) 6

7 3. BIBLIOGRAFIA ALTERA. DE2 Development and education board user manual Version ALTERA. Design Debugging Using the SignalTap II Embedded Logic Analyzer. In: Quartus II Handbook Version 9.1 Volume 3: Verification. November FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lógico Digital: Conceitos e Prática. Editora Edgard Blücher Ltda, MENEZES, M.P.; SATO, L.M.; MIDORIKAWA, E.T. Projeto de Circuitos com Quartus II 9.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de MIDORIKAWA, E.T. Circuitos sequenciais. Transparências de PCS2012 Sistemas Digitais II. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP MORRIS, Robert L. e MILLER, JOHN, R. (eds.) Projeto de Circuitos Integrados TTL. Editora Guanabara Dois, RANZINI, E.; HORTA, E. L. Lógica programável. Apostila de Laboratório Digital. Escola Politécnica da USP, TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princípios e Aplicações. Prentice-Hall, 11 a ed., WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, MATERIAL DISPONÍVEL Circuitos Integrados TTL: (apenas para referência) 7400, 7402, 7404, 7408, 7432, 7486, 74125, 74126, 74138, 74173, EQUIPAMENTOS NECESSÁRIOS 1 placa de desenvolvimento FPGA DE2 da Altera com o dispositivo Altera Cyclone II EP2C35F672C6. 1 computador PC com programa Altera Quartus II e interface USB. Histórico de Revisões E.T.M./2013 versão inicial da apostila E.T.M./2014 revisão E.T.M./2015 revisão Banco de Registradores e ULA (2015) 7