Circuitos Digitais Cap. 6

Circuitos Digitais Cap. 6 Prof. José Maria P. de Menezes Jr. Objetivos Flip-Flops e Dispositivos Correlatos Latch com portas NAND Latch com portas NOR Sinais de Clock e Flip-Flops com Clock Flip-Flop S-C com Clock Flip-Flop J-K com Clock Flip-Flop D com Clock Latch D (Latch transparente) Entradas Síncronas Símbolos IEEE/ANSI Considerações sobre temporização em Flip-Flops Problemas Potenciais de temporização em circuitos com FFs Flip-Flops Mestre/Escravo Aplicações com Flip-Flops Sincronização de Flip-Flops Detectando uma Seqüência de Entrada Armazenamento e Transferência de Dados Transferência Serial de Dados: Registradores de Deslocamento Divisão de freqüência e contagem Representação de Circuitos Seqüênciais Análise de Circuitos Seqüênciais Modelos de Circuitos Seqüênciais Procedimentos de Projeto Projeto com flip-flops D Projeto com flip-flops JK Simplificação em Circuitos Seqüênciais 1

Flip-Flops e Dispositivos Correlatos Os circuitos lógicos estudados até o momento dependiam apenas dos níveis lógicos de entrada para a cada instante de tempo para gerar suas saídas circuitos lógicos combinacionais. Entretanto, a maioria dos sistemas digitais é constituída de circuitos combinacionais e de elementos de memória, conforme o digrama abaixo. FIGURA 5-1 Diagrama geral de um sistema digital. Flip-Flops e Dispositivos Correlatos Na parte combinacional: recebe sinais externos e saídas dos elementos de memória. No elemento de memória: armazena entradas anteriores, sendo o elemento de memória mais importante o flip-flop. 2

Flip-Flops e Dispositivos CorrelatosK O Flip-Flop Embora uma porta lógica, por si, não tenha capacidade de armazenamento, algumas delas podem ser conectadas entre si de tal forma que permita o armazenamento de informação. Abaixo é mostrado um tipo de símbolo genérico para representar um flip-flop. Esse símbolo apresenta duas saídas oposta entre si. As entradas do FF são usadas para fazer com que o mesmo comute entre os seus possíveis estados de saída. Em geral, a maioria das entradas dos FFs precisa ser apenas momentaneamente ativada para provocar mudança na saída, sendo que a saída permanece no novo estado mesmo após o pulso de entrada ter terminado. MEMÓRIA Flip-Flops e Dispositivos CorrelatosK O Flip-Flop O flip-flop é conhecido por outros nomes, incluindo lactch e multivibrador biestável. O termo latch é usado para certos tipos de FFs. O termo multivibrador biestável é uma denominação mais técnica para um FF. O circuito de um FF mais simples pode ser construído a partir de duas portas NAND ou duas portas NOR. Latch com portas NAND 3

Flip-Flops e Dispositivos CorrelatosK Latch com portas NAND As saídas das portas, em condições normais, estão sempre em níveis lógicos inversos. Existem duas entradas no latch: SET é a que seta Q para o estado 1; a entrada CLEAR é a que reseta Q para o estado 0. As entradas estão normalmente em repouso no estado ALTO, e uma delas é pulsada em nível baixo sempre que se deseja alterar as saídas do latch. Caso realizar mudanças na saída? Flip-Flops e Dispositivos CorrelatosK Setando o latch (FF) Quando a entrada SET é momentaneamente pulsada em nível BAIXO, enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas saídas do latch. As figuras abaixo demonstram essa mudança para as duas condições anteriormente vistas do latch. 4

Flip-Flops e Dispositivos CorrelatosK Resetanto o latch (FF) Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO, enquanto a entrada SET é mantida em nível ALTO, também há mudança nas saídas do latch. As figuras abaixo demonstram essa mudança para as duas condições incialmente vistas do latch. Flip-Flops e Dispositivos CorrelatosK Setando e Resetanto simultaneamente O último caso a ser considerado seria as entradas SET e CLEAR serem pulsadas em nível BAIXO simultaneamente. Esse procedimento gera nível ALTO em ambas as saídas das portas NAND, de forma que chegamos a uma condição indesejada, uma vez que as duas saídas são supostamente complementaresentre si. Além disso, quando as entradas SET e CLEAR retornarem para o nível ALTO, o estado resultante da saída dependerá de qual entrada retornou primeiro para o nível ALTO. Transições simultâneas de volta para o nível 1 produzirão resultados imprevisíveis 5

Flip-Flops e Dispositivos CorrelatosK Representações Alternativas Flip-Flops e Dispositivos CorrelatosK 6

Flip-Flops e Dispositivos CorrelatosK Latch com portas NAND Duas portas NOR interligadas de modo cruzado podem ser usadas como um latch com portas NOR. Abaixo essa configuração é exibida, de forma similar à configuração do latch NAND, exceto pelo fato de as saídas estarem em posições trocadas. SET e CLEAR são ativadas em nível ALTO, ao invés de em nível BAIXO. Sinais de clock e flip-flop com clock Os sistemas digitais podem funcionar tanto no modo assíncrono quanto no síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos podem mudar de estado a qualquer momento em que uma ou mais entradas mudem de estado. Em sistemas síncronos, os momentos exatos em que uma saída qualquer pode mudar de estado são determinados por um sinal normalmente denominado clock. Um sistema assíncrono geralmente é mais difícil de projetar e analisar! 7

Flip-flops com clock Sistemas Síncronos 1. Os sistemas digitais, em sua maioria, são síncronos (embora tenham algumas partes assíncronas). 2. A análise de defeitos desses sistemas é mais fácil pois as saídas desses circuitos só podem mudar de estado em instantes específicos. 3. A sincronização dos eventos com o sinal de clock é obtida com o uso de flip-flops com clock que são projetados para mudarem de estado em uma das transições do sinal de clock. Vários tipos de FFs com clock são usados em um grande números de aplicações. Flip-flops com clock Características comuns a FFs com clock 1. Os FFs com clock têm a entrada de clock denominada CLK, CK ou CP. Na maioria desses FFs a entrada CLK é disparada por borda isso é indicado por um pequeno triângulo nessa entrada. Isso diferencia os FFs dos latches que são disparados por nível. 2. FFs com clock têm uma ou mais entradas de controle que podem ter vários nomes, dependendo do seu funcionamento. As entradas de controle não terão efeito na saída Q até que uma transição ativa do clock ocorra. 3. RESSUMO: As entrada de controle determinam O QUE ocorrerá com as saídas; a entrada CLK determina QUANDO as saídas serão alteradas em função das entradas de controle. 8

Flip-flops com clockk Características comuns a FFs com clock 3. Em resumo, as entradas de controle deixam as saídas do FF prontas para mudarem de estado, enquanto a transição ativa da entrada CLK é que dispara essa mudança de estado.. Tempos de setup (preparação) e hold (manutenção) O tempo de setup, t s, é o intervalo de tempo que precede a transição ativa do clock durante o qual a entrada de controle deve ser mantida. O tempo de hold, t H, é o intervalo de tempo que se segue após a transição ativa do clock durante o qual a entrada de controle deve ser mantida. Tempo entre utilização do controle e do clock Flip-flop S-C com clockk A figura abaixo mostra o símbolo lógico para um flip-flop S-C com clock que é disparado na borda positiva do clock. As entradas S e C controlam o estado do FF como a tabela verdade abaixo (semelhante à do latch NOR). A tabela-verdade do FF S-C com clock usa nomenclaturas novas: a seta para cima ( ) indica que uma borda de subida é necessária na entrada CLK; a denominação Q 0 indica o nível na saída Q antes da borda de subida do clock. 9

Flip-flop S-C com clockk As formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do flip-flop S-C com clock. Deve-se observar, a partir dessas formas de onda, que o FF não é afetado pelas transições negativas dos pulsos de clock. Flip-flop S-C com clockk A figura abaixo mostra o símbolo e a tabela-verdade para um flip-flop S-C disparado na transição negativa que ocorre na entrada CLK. O pequeno círculo e o pequeno triângulo na entrada CLK indicam que o FF é disparado apenas na transição de 1 para 0. Tanto FFs disparados por borda positiva quanto os disparados por borda negativa são usados em sistemas digitais. 10

Flip-flop S-C com clockk Circuito interno de um flip-flop disparado por borda O circuito é formado por três seções: (i) latch NAND básico, (ii) circuito direcionador de pulsos e (iii) circuito detector de borda. Como seria o circuito detector de borda??? Flip-flop S-C com clockk Circuito interno de um flip-flop disparado por borda O circuito detector de borda pode ser implementado a partir dos circuitos abaixo: (a) borda positiva e (b) borda negativa. Inversor produz um atraso de alguns nanossegundos para gerar o pulso estreito. 11

Flip-flop J-K com clockk A figura abaixo mostra o símbolo lógico e a tabela-verdade para um flip-flop J- K com clock que é disparado na borda positiva do clock. As entradas J e K controlam o estado do FF da mesma forma que fazem as entradas S e C para um FF S-C com clock, exceto por uma importante diferença: a condição em que J = K = 1 não resulta em uma saída ambígua. Para a condição J=K=1, o FF sempre irá mudar para o estado lógico oposto no instante da transição positiva do sinal de clock. Esse modo é denominado modo de comutação. Flip-flop J-K com clockk As formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do flip-flop J-K com clock. 12

Flip-flop J-K com clockk Circuito interno de um flip-flop J-K disparado por borda O circuito também é formado por três seções: (i) latch NAND básico, (ii) circuito direcionador de pulsos e (iii) circuito detector de borda. Flip-flop D com clockk A figura abaixo mostra o símbolo lógico e a tabela-verdade para um flip-flop D com clock que é disparado na borda positiva do clock. Ao contrário dos FFs S- C e J-K, offd tem apenas uma entrada de controle síncrona, entrada D, que representa a palavra data (dado). A operação do flip-flop D é simples: a saída Q irá para o mesmo estado lógico da entrada presente na entrada D quando ocorrer uma transição positiva em CLK. Em resumo: o nível lógico presente na entrada D será armazenado no flip-flop no instante em que ocorrer a borda de subida do clock. 13

Flip-flop D com clockk As formas de onda abaixo, considerando que se obedeça aos tempos de setup e hold, ilustram a operação do flip-flop D com clock. Flip-flop D com clockk Implementação de um flip-flop D Um FF D disparado por borda é facilmente implementado acrescentando um único INVERSOR a um FF J-K disparado por borda. Qual seria uma aplicação para o FF D??? 14

Flip-flop D com clockk Transferência de dados em paralelo Latch D (Latch Transparente)K O flip-flop D disparado por borda usa um circuito detector de borda para garantir que a saída responderá à entrada D apenas quando ocorrer a transição ativa do clock. Caso esse detector não seja usado, teremos um circuito chamado latch D. 15

Latch D (Latch Transparente)K A entrada comum das portas que implementam o circuito direcionador é denominada entrada de habilitação (enable, abreviado por EN) emvezdeser denominada de clock, pois seu efeito nas saídas Q e Q não está restrito às transições. A operação do latch D é dada por: 1. Quando EN for nível ALTO, a entrada D produzirá um nível BAIXO em uma das entradas SET ou CLEAR do latch NAND fazendo com que a saída Q tenha o mesmo nível lógico que a entrada D. Se a entrada D mudar de nível enquanto EN = 1, a saída Q será igual à entrada D, nesse modo, dizse que o latch D é transparente. 2. Quando EN for nível BAIXO, a entrada D estará desbilitada a alterar o latch NAND visto que as saídas das duas portas direcionadas serão mantidas em nível ALTO. Assim, as saídas Q permanecerão e Q no mesmo nível lógico em que estavam antes que a entrada EN fosse para nível BAIXO. Em outras palavras, as saídas têm os níveis lógicos fixos, não podendo mudar de valor enquanto EN estiver em nível BAIXO mesmo que o nível lógico na entrada D mude. Latch D (Latch Transparente)K Acompanhe abaixo o comportamento de um latch D para as formas de onda dadas: 16

Entradas Assíncronas Para os FFs com clock estudados até o momento, as entradas S, C, J, K e D têm sido denominadas entradas de controle. Essas entradas também podem ser ditas entradas síncronas, pois seus efeitos na saída do FF são sincronizados com a entrada CLK. Entretanto, há também entradas assíncronas em FFs com clock que operam independentemente das entradas síncronas e do clock. As entradas assíncronas podem ser usadas para colocar o FF no estado 1 ou 0 em qualquer instante, independente das outras entradas. Dizemos que essas entradas são entradas de sobreposição.. Entradas Assíncronas Dois exemplos de entradas assíncronas são o PRESET e o CLEAR dados no flipflop J-K abaixo. Destaca-se que essas entradas assíncronas respondem a níveis de tensão contínua (DC). Portanto, essas entradas podem ser usadas para manter o FF em um estado particular por qualquer intervalo de tempo desejado. Na maioria das vezes, as entradas assíncronas são usadas para setar ou resetar o FF no estado desejado, por um pulso momentâneo. 17

Símbolos IEEE/ANSI Da mesma forma que para as portas lógicas padrão, há uma simbologia IEEE/ANSI para os flip-flops. FIGURA 5-31 Símbolos IEEE/ANSI para (a) um único flip-flop J-K disparado por borda e (b) um CI comercial (74LS112 que é um duplo flip-flop J-K disparado por borda negativa). Símbolos IEEE/ANSI FIGURA 5-32 Símbolos IEEE/ANSI para (a) um único flip-flop D disparado por borda e (b) um CI comercial (74HC175 que é um CI quádruplo de flip-flops com clock e clear comuns). 18

Aplicações com Flip-Flops Flip-flops disparados por borda (com clock) são dispositivos versáteis que podem ser usados em uma ampla variedade de aplicações, incluindo: contagem, armazenamento binário de dados, transferência de dados, e muito mais. Quase todas essas aplicações usam FFs com clock, e muitas delas estão incluídas na categoria de circuitos seqüênciais. Um circuito seqüêncial é aquele em que as saídas seguem uma seqüência predeterminada de estados, com um novo estado ocorrendo a cada pulso de clock. Sincronização de Flip-Flops A maioria dos sistemas digitais opera de forma essencialmente síncrona e a maioria dos sinais muda de estado em sincronismo com as transições do clock. Em muitos casos, entretanto, haverá um sinal externo que não estará sincronizado com o clock; em outras palavras, ele será um sinal assíncrono. Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados. Exemplo A figura abaixo mostra uma situação em que o sinal de entrada A é gerado a partir de uma chave, sem o efeito de trepidação, acionada por um operador. O problema é que por ser assíncrona a entrada A, ela pode produzir pulsos parciais de clock na saída X. Como evitar a ocorrência desses pulsos parciais de clock??? 22

Sincronização de Flip-Flops Solução: Ao se adicionar um flip-flop D ao circuito, podemos solucionar o problema de pulsos parciais na saída. Detectando uma Seqüência de Entrada Em muitas situações, uma saída é ativada apenas quando as entradas são ativadas em uma determinada seqüência. Isso não pode ser realizado usando apenas lógica combinacional, sendo necessário o uso da característica de armazenamento dos FFs. Por exemplo, uma porta AND pode ser usada para determinar quando duas entradas A e B estão ambas em nível ALTO, mas a sua saída responderá da mesma forma independente de qual entrada foi primeiro para o nível ALTO. Porém, suponha que desejamos gerar uma saída em nível ALTO apenas se a entrada A for para nível ALTO e, alguns instantes depois, a entrada B for para nível ALTO. Como implementar esse sistema??????????? 23

Detectando uma Seqüência de Entrada As formas de onda abaixo mostram como o sistema baseado no flip-flop J-K obedece ao comportamento desejado. Para que esse circuito funcione adequadamente, a entrada A tem de estar em nível ALTO antes da entrada B por pelo menos um intervalo de tempo igual ao tempo de setup requerido pelo FF. Armazenamento e Transferência de Dados O uso mais comum de flip-flops é no armazenamento de dados ou informações. Esses dados são geralmente armazenados em grupos de FFs denominados registradores. A operação mais comum realizada sobre os dados armazenados em FFs ou registradores é a operação de transferência de dados. Essa operação é ilustrada abaixo para os flip-flops S-C, J-K e D. 24

Armazenamento e Transferência de Dados As operações de transferência exibidas são exemplos de transferência síncrona, visto que as entradas de controle síncronas e a entrada CLK foram usadas para realizar a transferência. Entretanto, a operação de transferência também pode ser obtida usando entradas assíncronas de um FF (transferência assíncrona), conforme o circuito da figura abaixo. Armazenamento e Transferência de Dados Transferência paralela de dados 25

Transferência Serial de Dados:Registradores de Deslocamento Um registrador de deslocamento é um grupo de FFs organizados de modo que os números binários armazenados nos FFs sejam deslocados de um FF para o seguinte a cada pulso de clock. DATA IN Transferência Serial de Dados:Registradores de Deslocamento DATA IN x 3 x 2 x 1 x 0 26

Transferência Serial de Dados:Registradores de Deslocamento Transferência serial entre registradores Divisão de freqüência e contagem 27

Divisão de freqüência e contagem Além de funcionar como um divisor de freqüência, o circuito apresentado também funciona como um contador binário. Isso pode ser demonstrado analisando-se a seqüência de estados dos FFs após a ocorrência de cada pulso de clock. A tabela de estados do circuito mostra esse comportamento. Divisão de freqüência e contagem Outra forma de mostrar como os estados dos FFs mudam a cada pulso de clock aplicado é através do uso de um diagrama de transição de estados. Estes diagramas de transição de estados são usados para auxiliar na descrição, análise e projeto de circuitos seqüênciais. 28

Bibliografia Básica Tocci,R.j.,Widmer,N.S.; Sistemas Digitais - Princípios e Aplicações - 8ª Ed, Editora Pearson, 2003. Milos Ercegovac; Tomas Lang; Jaime H. Moreno; Introdução aos Sistemas Digitais, Editora Bookman, 2000. Material da Disciplina 51