Microcontrolador MSP430G2xxx:

Transcrição

1 Microcontrolador MSP430G2xxx: Microcontrolador da Texas Instruments CPU de 16 bits com arquitetura RISC Arquitetura von-neumann com barramento de dados e barramento de endereços: MDB - Memory Data Bus MAB - Memory Address Bus Sistema de Clock flexível Aplicações de baixo consumo

2 Arquitetura do MSP430G2xxx

3 Arquitetura do MSP430G2x53 Encapsulamento de 28 Pinos

4

5 Mapeamento de Memória (Address Space) do MSP430 0C000h 256 bytes Information Memory MSP430G bytes 03FFh

6 Direção do Pino Função do Pino Pull-up Pull-down Saída Entrada

7 Registrador de Direção dos pinos: PxDIR Cada bit dos registradores PxDIR (P1DIR ou P2DIR) define a direção do pino correspondente da Porta de Entrada/Saída Bit = 0, o pino é configurado como entrada Bit = 1, o pino é configurado como saída Exemplo: P1DIR P1.7, P1.5, P1.4, P1.2 e P1.1 : Entrada P1.6, P1.3 e P1.0 : Saída

8 Registrador para habilitar Pull-up/Pull-down: PxREN Cada bit dos registradores PxREN (P1REN ou P2REN) habilita ou desabilita o resistor de pull-up/pull-down no pino correspondente da Porta de Entrada/Saída Bit = 0, resistor de pull-up/pull-down habilitado Bit = 1, resistor de pull-up/pull-down desabilitado Exemplo: P2REN Resistor de pull-up/pull-down do pino P2.3 habilitado

9

10 Registrador de entrada: PxIN Cada bit dos registradores PxIN reflete o estado do pino correspondente da Porta de Entrada/Saída, quando o mesmo for configurado como entrada. Bit = 0, o pino está no nível baixo Bit = 1, o pino está no nível alto

11 Registrador de saída: PxOUT Cada bit dos registradores PxOUT define o valor a ser colocado no pino correspondente da Porta de Entrada/Saída, quando o mesmo for configurado como saída e o resistor de pull-up / pull-down estiver desabilitado. Bit = 0, o pino é colocado no nível baixo Bit = 1, o pino é colocado no nível alto Se o resistor de pull-up / pull-down estiver habilitado cada bit do registrador PxOUT seleciona se o resistor é colocado em pull-up ou pull-down. Bit = 0, coloca o resistor em pull-down Bit = 1, coloca o resistor em pull-up

12 Watchdog Timer - WDT O Watchdog timer+ counter (WDTCNT) é um contador de 16 bits que não é acessível diretamente através de software. O WDTCNT é controlado através do registrador WDTCTL. A fonte de clock para o WDTCNT pode ser o ACLK ou o SMCLK, selecionável através do bit WDTSSEL. Após a condição de Reset, o módulo WDT é automaticamente configurado no modo Watchdog, com clock de 32768Hz. O usuário deve alterar o registrador WDTCTL para desabilitar, configurar ou zerar o WDT para evitar um novo reset no sistema.

13 Watchdog Timer - WDT Registrador WDTCTL

14 CPU do MSP430:

15 Registrador R0: Program Counter (PC) O Program Counter (PC) é o ponteiro para a próxima instrução a ser executada. Cada instrução do MSP430 utiliza um número par de bytes (2, 4 ou 6 bytes), e o PC é incrementado de acordo com o número de bytes da instrução. O alinhamento das instruções é feito em words, assim o Program Counter (PC) é alinhado em endereços pares.

16 Registrador R1: Stack Pointer (SP) O Stack Pointer (SP) é utilizado pela CPU para armazenar o endereço de retorno de uma sub-rotina ou de uma interrupção. O Stack Pointer é pré-decrementado e pós-incrementado: Armazenar um endereço na pilha: o SP é inicialmente decrementado e após o endereço é colocado na pilha. Retirar um endereço da pilha: o endereço é retirado da pilha e o SP é incrementado. O Stack Pointer pode ser utilizado como operando em qualquer instrução. O Stack Pointer deve ser inicializado pelo usuário, em um endereço da RAM (normalmente o endereço mais alto da RAM).

17 Registrador R2: Registrador de Estado (Status Register-SR)

18 Registradores de Propósito Geral: R4 a R15 Os 12 Registradores, R4 a R15, são de Propósito Geral. Todos eles podem ser utilizados como registradores de dados, como ponteiros de endereços ou indexadores, podendo ser acessados através de instruções do tipo word ou byte. Transferência Registrador-Byte Transferência Byte-Registrador

19 Reset e inicialização do microcontrolador O Power On Reset(POR) é gerado por um dos seguintes eventos: Energização do dispositivo; Nível baixo no sinal RST/NMI, quando configurado como RESET; Uma condição de nível baixo no SVS.

20 Condições iniciais após o Power On Reset Após o Power On Reset as condições iniciais do MSP430 são: O pino RST/NMI é configurado no modo RESET; Os pinos de I/O são configurados como entrada; Os periféricos e registradores são configurados no modo default; O Registrador de Estado(SR) é resetado; O Watchdog Timer é ativado no modo Watchdog O PC é carregado com o valor armazenado no endereço 0xFFFE (Vetor de reset)

21 Após o Reset o usuário deve inicializar o MSP430 de acordo com os requisitos da aplicação: Inicializar o Stack Pointer(SP), usualmente no final da RAM; Configurar ou desativar o Watchdog ; Configurar os periféricos de acordo com os requisitos da aplicação; Configurar as portas de I/O

22 Anatomia de uma listagem de programa assembly #include "msp430g2553.h" org 0xfffe bc16 main rseg code main: mov.w #0x03FF,SP mov.w #WDTPW+WDTHOLD,&WDTCTL bis.b # b,&P1DIR bic.b # b,&P1OUT loop: xor.b #0x01,&P1OUT mov.w #50000,R15 delay: dec.w R15 jnz delay jmp loop END

23 Diretiva do Assembly Anatomia de uma listagem de programa assembly /* Programa para inverter o estado do LED vermelho da placa MSP-EXP430G2 com delay entre as mudanças de estado do led */ #include "msp430.h" // Definicões do MSP430 org 0xFFFE bc16 main RSEG CODE main: mov.w #0x0400,SP ; Inicializar stack pointer Comentários Comentários Label (Rótulo) mov.w #WDTPW+WDTHOLD,&WDTCTL ; Desativar WDT bis.b # b,&P1DIR ; Pino P1.0 como saída bic.b # b,&P1OUT ; Pino P1.0 = 0 loop: xor.b #0x01,&P1OUT ; Inverter o pino P1.0 mov.w #50000,R15 ; Carregar registrador R15 delay: dec.w R15 ; Decrementar R15 jnz delay ; Desvia para delay se R15 # 0 Mnemônico jmp loop ; Desvia para loop da Instrução Operandos de Máquina END

24 Conjunto de Instruções do MSP430 O MSP430 possui um Conjunto de Instruções contendo 27 instruções nativas e 24 instruções emuladas. Cada uma das 27 instruções nativas possui um Código de Operação que pode ser decodificado pela CPU. As instruções emuladas são instruções que facilitam a codificação e a leitura do programa, porém não possuem um Código de Operação específico. Essas instruções são automaticamente substituidas pelo montador (Assembler), por instruções nativas equivalentes. O Conjunto de Instruções nativas do MSP430 está dividido em 3 grupos: Instruções com dois operandos Instruções com um operando Instruções de desvio

25 Conjunto de Instruções nativas do MSP430 Instruções com 2 operandos: Mnemônico Operandos Operação MOV[.W/.B] src,dst src dst ADD[.W/.B] src,dst src + dst dst ADDC[.W/.B] src,dst src + dst + C dst SUB[.W/.B] src,dst dst src dst SUBC[.W/.B] src,dst dst src C dst CMP[.W/.B] src,dst dst src DADD[.W/.B] src,dst src + dst + C dst (decimal) BIT[.W/.B] src,dst src.and. dst BIC[.W/.B] src,dst zerar bits em dst BIS[.W/.B] src,dst setar bits em dst XOR[.W/.B] src,dst src.xor. dst dst AND[.W/.B] src,dst src.and. dst dst

26 Conjunto de Instruções nativas do MSP430 Instruções com 1 operando: Mnemônico Operando Operação RRC[.W/.B] dst rotacionar dst com o Carry RRA[.W/.B] dst rotacionar dst sem o Carry PUSH[.W/.B] src colocar src na pilha SWPB dst trocar bytes de dst CALL dst chamada a sub-rotina RETI retorno de interrupção SXT dst propagar bit de sinal

27 Conjunto de Instruções nativas do MSP430 Instruções de desvio: Mnemônico Operando Operação JEQ/JZ label desvia para label se Z = 1 JNE/JNZ label desvia para label se Z = 0 JC label desvia para label se C = 1 JNC label desvia para label se C = 0 JN label desvia para label se N = 1 JGE label desvia para label se (N.xor. V) = 0 JL label desvia para label se (N.xor. V) = 1 JMP label desvia incondicionalmente para label

28 Modos de Endereçamento Código da operação Operando de Origem Operando de Destino O MSP430 possui 7 modos de endereçamento para o operando de origem e 4 modos de endereçamento para o operando de destino. Modos de Endereçamento: Registrador Indexado Simbólico Absoluto Indireto Indireto com auto-incremento Imediato Operando de Origem e de Destino Operando de Origem

29 Modo de Endereçamento a Registrador MOV.W R10, R11 mover o conteúdo do Registrador R10 para o Registrador R11 Antes Depois R10: 0x1234 R10: 0x1234 R11: 0x80A5 R11: 0x1234 MOV.B R10, R11 Antes Depois R10: 0x1234 R10: 0x1234 R11: 0x80A5 R11: 0x0034

30 Modo de Endereçamento Indexado MOV.W 6(R10), 10(R11) mover o conteúdo do endereço de memória 6 + (R10) para o endereço de memória 10 + (R11) Antes Depois R10: R11: 0xC01A 0x0200 C022 C021 C020 C01E C01C C01A 020A xA002 0x4567 0x1B0A 0x025C 0x1BC0 0x0135 0x1234 6(R10) +6 10(R11) +10 C022 C021 C020 C01E C01C C01A 020A xA002 0x4567 0x1B0A 0x4567 0x1BC0 0x0135 0x1234

31 Modo de Endereçamento Simbólico MOV.W origem, destino mover o conteúdo do endereço simbólico de memória origem para o endereço simbólico de memória destino. Antes Depois destino origem E 020C 020A x1506 0x1B50 0xFFC7 0x0201 0x025C 0x1BC0 0x4567 0x E 020C 020A x1506 0x1B50 0xFFC7 0x4567 0x025C 0x1BC0 0x4567 0x1234

32 Modo de Endereçamento Absoluto MOV.W &0x0206, &0x0210 mover o conteúdo do endereço de memória 0x0206(origem) para o endereço de memória 0x0210(destino). Antes Depois destino origem E 020C 020A x1506 0x1B50 0xFFC7 0x0201 0x025C 0x1BC0 0x4567 0x E 020C 020A x1506 0x1B50 0xFFC7 0x4567 0x025C 0x1BC0 0x4567 0x1234

33 Modo de Endereçamento Indireto 0(R11) mover o conteúdo do endereço de memória apontado pelo registrador R10, para o endereço de memória 0 + (R11) Antes Depois R10: R11: 0xC01E 0x0208 C024 C022 C020 C01E C01C C01A 020A xA002 0x4567 0x1234 0x0C05 0x025C 0x1BC0 0x3001 0x015A C024 C022 C020 C01E C01C C01A 020A xA002 0x4567 0x1234 0x0C05 0x025C 0x1234 0x3001 0x015A R10: R11: 0xC01E 0x0208

34 Modo de Endereçamento Indireto com auto-incremento 0(R11) mover o conteúdo do endereço de memória apontado pelo registrador R10, para o endereço de memória 0 + (R11). Após a operação, o registrador R10 é acrescido de 1 ou 2 conforme a operação seja tipo.b/.w Antes Depois R10: R11: 0xC01E 0x0208 C024 C022 C020 C01E C01C C01A 020A xA002 0x4567 0x1234 0x0C05 0x025C 0x1BC0 0x3001 0x015A C024 C022 C020 C01E C01C C01A 020A xA002 0x4567 0x1234 0x0C05 0x025C 0x1234 0x3001 0x015A R10: R11: 0xC020 0x0208

35 Modo de Endereçamento Imediato MOV.W #0x6789, &0x0210 mover o valor 0x6789 para o endereço de memória 0x0210. Antes Depois E 020C 020A x1506 0x1B50 0xFFC7 0x0201 0x025C 0x1BC0 0x4567 0x E 020C 020A x1506 0x1B50 0xFFC7 0x6789 0x025C 0x1BC0 0x4567 0x1234

36 Instruções nativas do MSP430 MOV[.W/.B] src, dst (move source to destination) src dst Descrição: o operando de origem é movido para o operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: nenhum Exemplo: MOV.B #0x47, &P2OUT MOV.B &P1IN, R12 0(R15)

37 Instruções nativas do MSP430 JMP label (Jump unconditionally) desvia para label Descrição: é executado um desvio incondicional para o endereço(label) especificado. Bits do Registrador de Estado afetados: nenhum Exemplo: JMP label

38 Instruções nativas do MSP430 ADD[.W/.B] src, dst (Add source to destination) src + dst dst Descrição: o operando de origem é somado ao operando de destino e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N = 1 se o resultado for negativo N = 0 se o resultado for positivo Z = 1 se o resultado for zero Z = 0 se o resultado for diferente de zero C = 1 se houve a ocorrência de carry na operação C = 0 se não houve a ocorrência de carry na operação V = 1 se ocorreu um estouro(overflow) V = 0 se não ocorreu estouro Exemplo: ADD.W #1234, R6 ADD.W ADD.W R6, R13 R13, soma

39 Instruções nativas do MSP430 ADDC[.W/.B] src, dst (Add source and carry to destination) src + dst + C dst Descrição: o operando de origem mais o bit de Carry são somados ao operando de destino e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: ADDC.B #45, R6 ADDC.W R5, R10 soma

40 Instruções nativas do MSP430 DADD[.W/.B] src, dst (Source and carry added decimally to destination) src + dst + C dest Descrição: o operando de origem mais o bit de Carry são somados ao operando de destino e o resultado fica armazenado no operando de destino. A operação é feita em BCD. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N, Z, C Exemplo: DADD.W #0x1234, R5 20(R8) DADD.B #0x08, R7

41 Instruções nativas do MSP430 BIC[.W/.B] src, dst (Clear bits in destination).not. src.and. dst dst Descrição: é realizada uma operação lógica AND entre o complemento do operando de origem e o operando de destino e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: nenhum Exemplo: BIC.W #0x040F, R5 BIC.W R8, 20(R12) &P1OUT

42 Instruções nativas do MSP430 AND[.W/.B] src, dst (source AND destination) src.and. dst dst Descrição: é realizada uma operação lógica AND entre os operandos e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: AND.B #5A, R5 AND.W R8, 20(R12) &P1OUT

43 Instruções nativas do MSP430 BIS[.W/.B] src, dst (Set bits in destination) src.or. dst dst Descrição: é realizada uma operação lógica OR entre o operando de origem e o operando de destino e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: nenhum Exemplo: BIS.W #0x0F15, R5 BIS.W R10, 40(R15) BIS.B #0x20, &P1OUT

44 Instruções nativas do MSP430 BIT[.W/.B] src, dst (Test bits in destination) src.and. dst Descrição: é realizada uma operação lógica AND entre o operando de origem e o operando de destino. O resultado afeta somente os flags do Registrador de Estado. Nenhum dos operandos é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: BIT.W #0x0F00, R5 10(R15) BIT.B #0x08, &P1IN

45 Instruções nativas do MSP430 CALL dst (Call subroutine) dst tmp SP 2 SP tmp PC Empilha o endereço de retorno Coloca no PC o endereço de desvio Descrição: uma chamada a sub-rotina pode ser feita para qualquer endereço dentro dos 64kB do address space. Qualquer modo de endereçamento pode ser utilizado. Bits do Registrador de Estado afetados: nenhum Exemplo: CALL #calcular CALL 40(R5)

46 Instruções nativas do MSP430 CMP[.W/.B] src, dst (Compare source and destination) dst src Descrição: o operando de origem é subtraído do operando de destino. O resultado afeta somente os flags do Registrador de Estado. Nenhum dos operandos é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: CMP.W #0x1234, R5 10(R15) CMP.B #0x08, &P1IN

47 Instruções nativas do MSP430 JC label (Jump if carry set) JHS label (Jump if higher or same) desvia se Carry = 1 Descrição: o estado do bit de Carry verificado. Se C = 1, desvia para o endereço (label) especificado. Se C = 0, a instrução seguinte ao JC é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JC label JHS label

48 Instruções nativas do MSP430 JEQ JZ label label desvia se Z = 1 Descrição: o estado do bit de Zero(Z) é verificado. Se Z = 1, desvia para o endereço (label) especificado. Se Z = 0, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JEQ label JZ label

49 Instruções nativas do MSP430 JGE label (Jump if greater or equal) desvia se (N.XOR. V) = 0 Descrição: os estados dos bits N e V são verificados. Se os dois bits forem iguais, ocorre o desvio para o endereço (label) especificado. Se os dois bits forem diferentes, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JGE label

50 Instruções nativas do MSP430 JL label (Jump if less) desvia se (N.XOR. V) = 1 Descrição: os estados dos bits N e V são verificados. Se os dois bits forem diferentes, ocorre o desvio para o endereço (label) especificado. Se os dois bits forem iguais, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JL label

51 Instruções nativas do MSP430 JN label (Jump if negative) se N = 1, desvia para label Descrição: se o bit N do Registrador de Estado estiver setado, é realizado um desvio para o endereço(label) especificado. Se o bit N estiver zerado, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JN label

52 Instruções nativas do MSP430 JNC label (Jump if carry not set) JLO label (Jump if lower) se C = 0, desvia para label Descrição: se o bit C do Registrador de Estado estiver zerado, é realizado um desvio para o endereço(label) especificado. Se o bit C estiver setado, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JNC label JLO label

53 Instruções nativas do MSP430 JNE label (Jump if not equal) JNZ label (Jump if not zero) se Z = 0, desvia para label Descrição: se o bit Z do Registrador de Estado estiver zerado, é realizado um desvio para o endereço(label) especificado. Se o bit Z estiver setado, a instrução seguinte é executada. Bits do Registrador de Estado afetados: nenhum Exemplo: JNE label JNZ label

54 Instruções nativas do MSP430 PUSH[.W/.B] src (Push word/byte onto stack) src Descrição: o Stack Pointer(SP) é decrementado por 2 e, após isso, o operando é movido para o endereço de memória RAM apontado pelo SP (TOS Topo da Pilha) Bits do Registrador de Estado afetados: nenhum Exemplo: PUSH.B #0x55 PUSH.W 30(R15)

55 Instruções nativas do MSP430 RETI TOS SR SP + 2 SP TOS PC SP + 2 SP (Return from Interrupt) Descrição: o Registrador de Estado(SR) que foi colocado na pilha no início da interrupção é restaurado e o Stack Pointer é incrementado por 2. O endereço de retorno é colocado no PC e o Stack Pointer é incrementado por 2. Bits do Registrador de Estado afetados: O Registrador de Estado é restaurado, com o valor do início da interrupção Exemplo: RETI

56 Instruções nativas do MSP430 RRA[.W/.B] dst (Rotate right arithmetically) MSB MSB, MSB MSB-1,... LSB+1 LSB, LSB C Descrição: o operando de destino é deslocado um bit para a direita. O bit mais significativo(msb) é mantido. O bit menos significativo vai para o Carry. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: RRA.B R10 RRA.W 70(R13)

57 Instruções nativas do MSP430 RRC[.W/.B] dst (Rotate right through carry) C MSB, MSB MSB-1,... LSB+1 LSB, LSB C Descrição: o operando de destino é deslocado um bit para a direita. O Carry vai para o bit mais significativo(msb) é mantido. O bit menos significativo vai para o Carry. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: RRC.B R10 RRC.W 70(R13)

58 Instruções nativas do MSP430 SUB[.W/.B] src, dst (Subtract source from destination) dst src dst Descrição: o operando de origem é subtraído do operando de destino e o resultado é armazenado no operando de destino.. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: SUB.B #23, R5 SUB.W R8, R12 20(R10)

59 Instruções nativas do MSP430 SUBC[.W/.B] src, dst (Subtract source and borrow/.not. carry from destination) SBB[.W/.B] src, dst dst +.NOT. src + C dst Descrição: o operando de origem é subtraído do operando de destino somando o complemento de 1 do operando de origem e o Carry. O resultado é armazenado no operando de destino. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: SUBC.B R9, R5 SUBC.W 0(R8), R12 20(R10)

60 Instruções nativas do MSP430 SWPB dst (Swap bytes) bits 15 a 8 bits 7 a 0 Descrição: os bytes mais significativo e menos significativo do operando de destino são trocados. Bits do Registrador de Estado afetados: nenhum Exemplo: SWPB R5 SWPB 60(R10)

61 Instruções nativas do MSP430 SXT dst (Extend Sign) bit 7 bit 8 bit 15 Descrição: o bit de sinal (bit 7) é replicado para os bits 8 a 15. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: SXT R7 SXT 30(R5)

62 Instruções nativas do MSP430 XOR[.W/.B] src, dst (Exclusive OR of source with destination) src.xor. dst dst Descrição: é realizada uma operação lógica XOR entre os operandos e o resultado fica armazenado no operando de destino. O operando de origem não é modificado. Bits do Registrador de Estado afetados: N, Z, C, V Exemplo: XOR.B #5A, R5 XOR.W R8, 20(R12) &P1OUT

63 Instruções emuladas do MSP430 ADC[.W/.B] dst (Add carry to destination) dst + C dst Emulação: ADDC.W #0, dst 0 + C + dst dst Descrição: o Carry é somado ao operando de destino. BR/BRANCH dst (Branch to destination) dst PC Emulação: MOV.W dst, PC Descrição: é realizado um desvio incondicional para o endereço especificado.

64 Instruções emuladas do MSP430 CLR[.W/.B] dst (Clear destination) 0 dst Emulação: MOV[.W/.B] #0, dst 0 dst Descrição: o operando de destino é zerado. CLRC (Clear Carry bit) 0 C Emulação: BIC.W #0x0001, SR Descrição: o bit de Carry no Registrador de Estado é zerado.

65 Instruções emuladas do MSP430 CLRN (Clear negative bit) 0 N Emulação: BIC.W #0x0004, SR Descrição: o bit de negativo no Registrador de Estado(N) é zerado. CLRZ (Clear Zero bit) 0 Z Emulação: BIC.W #0x0002, SR Descrição: o bit de Zero no Registrador de Estado é zerado.

66 Instruções emuladas do MSP430 DADC[.W/.B] dst (Add carry decimally to destination) C + dst dest (BCD) Emulação: DADD[.W/,B] #0, dst Descrição: o bit de Carry é somado ao operando de destino, em BCD. DEC[.W/.B] dst (Decrement destination) dst - 1 dst Emulação: SUB[.W/.B] #1, dst Descrição: o operando de destino é decrementado em 1.

67 Instruções emuladas do MSP430 DECD[.W/.B] dst (Double-decrement destination) dst 2 dest Emulação: SUB[.W/.B] #2, dst Descrição: o operando de destino é decrementado em 2. DINT (Disable general interrupts) 0 GIE Emulação: BIC.W #0x0008, SR Descrição: o bit de Habilitação Geral de Interrupções(GIE), no Registrador de Estado é zerado.

68 Instruções emuladas do MSP430 EINT (Enable general interrupts) 1 GIE Emulação: BIS.W #0x0008, SR Descrição: o bit de Habilitação Geral de Interrupções(GIE), no Registrador de Estado é setado. INC[.W/.B] dst (Increment destination) dst + 1 dst Emulação: ADD[.W/.B] #1, dst Descrição: o operando de destino é incrementado em 1.

69 Instruções emuladas do MSP430 INCD[.W/.B] dst (Double-increment destination) dst + 2 dest Emulação: ADD[.W/.B] #2, dst Descrição: o operando de destino é incrementado em 2. INV[.W/.B] dst (Invert destination).not. dst dst Emulação: XOR.W #0xFFFF, dst XOR.B #0xFF, dst Descrição: os bits do operando de destino são complementados.

70 Instruções emuladas do MSP430 NOP (No operation) nenhuma Emulação: MOV.W R3, R3 Descrição: nenhuma operação é executada, porém é utilizado um ciclo de máquina. POP[.W/.B] dst (Pop word/byte from stack to dst SP + 2 SP Emulação: dst Descrição: o conteúdo do endereço apontado pelo Stack Pointer(TOS) é movido para o operando de destino.

71 Instruções emuladas do MSP430 RET (Return from PC SP + 2 SP Emulação: PC Descrição: o endereço de retorno, colocado na pilha pela instrução CALL é movido para o PC. O programa continua a execução na instrução seguinte à instrução CALL. RLA[.W/.B] dst (Rotate left arithmetically) C MSB MSB-1 LSB+1 LSB 0 Emulação: ADD[.W/.B] dst, dst Descrição: o operando de destino é deslocado um bit para a esquerda. O MSB vai para o Carry e o LSB é preenchido com zero.

72 Instruções emuladas do MSP430 RLC[.W/.B] dst (Rotate left through carry) C MSB MSB-1 LSB+1 LSB C Emulação: ADDC[.W/.B] dst, dst Descrição: o operando de destino é deslocado um bit para a esquerda. O Carry vai para o LSB e o MSB vai para o Carry. SBC[.W/.B] dst (Subtract borrow from destination) dst + 0FFFFh + C dst Emulação: SUBC[.W/.B] #0, dst Descrição: o operando de destino é somado ao Carry menos 1.

73 Instruções emuladas do MSP430 SETC[.W/.B] (Set Carry bit) 1 C Emulação: BIS #1, SR Descrição: O bit de Carry é setado. SETN (Set Negative bit) 1 N Emulação: BIS #4, SR Descrição: o bit de Negativo é setado.