Jadsonlee da Silva Sá

Transcrição

1 Introdução aos Sistemas Microcontrolados Jadsonlee da Silva Sá

2 Introdução aos Sistemas Microcontrolados Assembly, C, java,... Circuito Reset Firmware Software Circuito Alimentação Microcontrolador Circuito Gravador PC Circuito Oscilador Serial, paralela ou USB.

3 Microcontrolador AVR da ATMEL AVR Não é um acrônimo, segundo a ATMEL. É um microcontrolador RISC com uma arquitetura Harvard modificada de 8 bits. Na família de uc AVR, há quatro grupos: tinyavr (série ATtiny); megaavr (série ATmega); XMEGA (série ATxmega); Atmel At94k (Série FPSLIC - FPGA).

4 ATmega328P

5 Características Arquitetura RISC avançada. Conjunto de 131 instruções - a maioria com execução em um ciclo de clock; Conjunto de 32 registradores de propósito geral de 8 bits; Frequência de operação de até 20 MHz.

6 Características Memórias. Memória de programa flash 32 Kbytes; Memória de dados SRAM 2 Kbytes; Memória EEPROM 1 Kbyte.

7 Periféricos. Características Dois timer/counters de 8 bits com prescaler separado e modo de comparação. Um timer/counter de 16 bits com prescaler separado, modo de comparação e captura. Um contador em tempo real com oscilador separado. Seis canais PWM (Pulse Width Modulation). ADC com 6 canais e 10 bits de resolução (PDIP).

8 Periféricos. Características Duas SPI (Serial Peripheral Interface) mestre/escravo. Uma USART programável. Uma interface serial 2-wire (I2C da Phillips). Watchdog timer programável com oscilador onchip separado. Um comparador analógico on-chip. Interrupção e wake-up na mudança de pino.

9 Especiais. Características Power-on reset e detecção de brown-out programável. Oscilador interno calibrado. Fontes de interrupção externa e interna. Seis modos sleep: idle, redução de ruido do ADC, power-save, power-down, standby e standby estendido.

10 E/S e packages. Características Conjunto com 23 pinos de entrada/saída programáveis. Quatro packages.

11 Características Tensão elétrica de operação. 1,8 a 5,5 V Faixa de temperatura. -40 a 105 C Speed grade.

12 Características Consumo em 1 MHz, 1,8 V e 25 C.

13 Diagrama de Blocos

14 Configurações dos Pinos

15 Circuito Tensão de Alimentação Normalmente, utiliza-se um circuito regulador de tensão, para fornecer a tensão de alimentação ao microcontrolador. Ex.: circuito para μc 5 V. Conexão dos pinos Vcc, AVcc e GND De Vcc para GND coloque um capacitor de 100 nf.

16 Fontes de Clock Há várias possíveis fontes de clock no ATmega328P. Circuito oscilador externo com cristal; Circuito RC interno; Clock externo. Geralmente, circuitos osciladores externos são usados para gerar o sinal de relógio.

17 Circuito Oscilador Externo com Cristal Os valores do cristal e dos capacitores dependem do modo de operação da fonte de clock.

18 Tensão x Frequência

19 Circuito Reset O μc é colocado em um estado conhecido. PC6 (/RESET)

20 AVR CPU Core Arquitetura Harvard. Arquivo de registradores possui 32 registradores de 8 bits de propósito geral. As operações da ULA são divididas em três principais categorias: aritmética, lógica e bit.

21 AVR CPU Core - ULA

22 AVR CPU Core - ULA

23 AVR CPU Core - ULA

24 AVR CPU Core - ULA

25 AVR CPU Core - ULA

26 AVR CPU Core Registrador STATUS Contém informações sobre o resultado das instruções aritméticas executadas. STATUS é atualizado após qualquer uma das operações da ULA. Não é automaticamente armazenado quando ocorre uma interrupção e restaurado após o retorno da interrupção. Isso deve ser manipulado por software.

27 AVR CPU Core Registrador STATUS Bit 0 C (Carry flag). Bit 1 Z (Zero flag). Bit 2 N (negative flag). Bit 3 V (flag de overflow comp. de 2). Bit 4 S (Sign flag) XOR entre N e V.

28 AVR CPU Core Registrador STATUS Bit 5 H (Half carry). Bit 6 T (Copy storage) As instruções BLD (Bit LoaD) e BST (Bit Store) usam o bit T como fonte ou destino para uma operação de bit. Bit 7 I (Global interrupt enable) Se I=1, a interrupção global é habilitada. Se I=0, a interrupção global é desabilitada.

29 AVR CPU Core Arquivo de Registrador Registradores de propósito geral.

30 AVR CPU Core Pilha Alocada na SRAM de dados geral, e consequentemente o seu tamanho é apenas limitado pelo tamanho total da SRAM e o uso da SRAM. A pilha é implementada como crescente a partir das locações de memória superiores para inferiores.

31 AVR CPU Core Pilha O apontador de pilha (SP) é implementado em dois registradores de 8 bits no espaço de E/S.

32 AVR CPU Core Pilha SP sempre aponta para o topo da pilha. SP deve ser setado para apontar acima do início da SRAM. Isso deve ser feito na rotina de reset (antes de subrotinas ou interrupções serem executadas).