Revisão de Arquiteturas de Computadores. Material de William Stallings, Computer Organization and Structure, 6th Edition.

Transcrição

1 Revisão de Arquiteturas de Computadores Material de William Stallings, Computer Organization and Structure, 6th Edition.

2 Arquitetura e Organização Arquitetura Organização Atributos visíveis ao programador. Conjunto de instruções, tamanho de palavras, modos de endereçamento, etc. Como as características são implementadas. Sinais de controle, Interfaces, Hardware utilizado, etc.

3 Exemplos de arquitetura IA32 IA64 EM64T Arquitetura Intel de 32 bit. 386, 486, Pentium, Athlon 32 bits. Arquitetura de 64 bits da Intel. Itanium. Extensão de 64 bits para IA32 Pentium 4, 64 bits.

4 Estrutura e Função Estrutura Função A forma como os componentes se relacionam. Operação de cada componente como parte da estrutura.

5 Estrutura geral

6 Estrutura UCP

7 Evolução de desempenho Linhas gerais da evolução de desempenho dos computadores.

8 Evolução 1946 Eniac Cálculo de trajetória de mísseis. Decimal (não binário). 20 acumuladores de 10 dígitos válvulas. 30 toneladas m kw adições por segundo.

9 Estrutura de von Neumann

10 Computadores comerciais Univac I IBM 701 Cartões perfurados.

11 Segunda geração 1947 Invenção dos transístores. Substitui válvulas, Menor, Mais barato, Menor dissipação de energia, Estado sólido (mais confiável) DEC, PDP1

12 Terceira geração 1965 Microeletrônica Computador composto por portas, células de memória, etc. Diversos componentes em um chip. Integração em pequena escala ( 100 dispositivos/chip).

13 Outras gerações Integração em escala média ( dispositivos/chip). Integração em escala grande ( ). Integração em escala muito grande ( ) Atual Integração em escala ultra grande (> ).

14 Lei de Moore A densidade de componentes cresce. Inicial: Número de transístores num chip dobra a cada ano. Desde 1970: Número de transístores num chip dobra a cada 18 meses. O custo permanece aproximadamente constante. Distâncias menores permitem diminuir as densidades. Menos interconexões (para outros componentes) aumentam confiabilidade.

15 Lei de Moore

16 Memória Antigamente memória de núclo magnético. Memória semicondutora em Capacidade dobra aproximadamente a cada ano. Velocidade da memória cresce menos que a dos processadores.

17 Memórias lentas

18 Programas Todas as operações computáveis podem ser implementadas diretamente em hardware. Hardware fixo é inflexível. Usar hardware de propósito geral. Mudar sinais de controle para desempenhar diversas funções. Os sinais de controle são regulados por um programa.

19 Programa O que é um programa? Uma seqüência de passos. Em cada passo, uma operação aritmética, lógica ou de movimento de dados é executada. Para cada operação um conjunto distinto de sinais de controle deve ser acionado. Cada operação se identifica por um código distinto. Um circuito é responsável por acionar os sinais de controle de acordo com o código da operação.

20 Ciclo de instrução Uma operação é executada em dois passos: Busca, Execução.

21 Ciclo de busca O contador de programa (PC) mantém o endereço da próxima instrução a executar. O processador lê da memória a instrução indicada pelo PC. Incrementa o PC para a próxima posição. A instrução é colocada no registrador de instruções (IR). O processador interpreta a instrução e executa o que foi requerido.

22 Ciclo de execução Transferência de dados entre UCP e memória. Transferência de dados entre UCP e Entrada/Saída. Operações lógicas ou aritméticas sobre dados. Transferência de controle de execução. Combinações das anteriores.

23 Exemplo Soma valores nas posições 940 e 941 e guarda o resultado na posição 941.

24 Ciclo de execução

25 Módulos

26 Conexão de memória Um módulo de memória: Recebe e envia dados. Recebe endereços. Recebe sinais de controle.

27 Conexão de Entrada/Saída Um módulo de entrada e saída: Se de saída: Recebe dados da UCP. Envia dados para periférico. Se de entrada: Recebe dados de periféricos. Envia dados para UCP. Recebe sinais de controle da UCP. Envia sinais de controle para periféricos. Envia sinais de interrupção para UCP.

28 Conexão de UCP Uma UCP: Recebe instruções e dados. Envia dados (resultado de processamento). Envia sinais de controle. Recebe interrupções.

29 Dutos Dutos são os elementos de interconexão. Existem diversos padrões de dutos. Um computador pode ter um ou vários dutos. Trabalham normalmente em broadcast. Constituídos por: Dutos de dados. Transportam dados e instruções. Caracterizados por largura de palavra (16, 32, 64 bits). Dutos de endereço. Identificam origem e destino dos dados. A largura do duto determina máxima memória endereçável. Dutos de controle. Sinais de leitura/escrita. Pedidos de interrupção. Sinais de relógio.

30 Representação esquemática

31 Duto único Dutos únicos apresentam problemas quando há muitos dispositivos: Distâncias grandes. Implicam atrasos nos sinais. O relógio tem que ser menor (atrasos variáveis). A taxa máxima de transferência do duto limita todos os dispositivos. Os sistemas usam múltiplos dutos para melhorar esses problemas.

32 Duto múltiplo

33 Características da memória Localização Capacidade Unidade de transferência Método de acesso Desempenho Tipo Características físicas Organização

34 Localização UCP Interna Dentro da própria UCP (ex: cache). Conectada diretamente à UCP, normalmente por duto. Externa Em dispositivos de entrada e saída.

35 Capacidade Tamanho da palavra Número de bits da unidade natural de informação na máquina. Número de palavras Quantidade total de memória disponível (normalmente indicado em bytes).

36 Unidade de transferência Interna Externa Determinado pela largura do duto. Bloco, geralmente diversas palavras. Menor unidade endereçável Pode ser diferente de unidade de transferência.

37 Métodos de acesso I Seqüencial Direto Dados acessados em ordem. Começa no primeiro e segue em ordem. Tempo de acesso depende de onde o dado desejado está. Exemplo: fita magnética. Cada bloco tem um endereço individual. Acesso envolve salto para perto seguido de busca seqüencial. Tempo de acesso depende do local do dado e de onde se acessou por último. Exemplo: disco.

38 Métodos de acesso II Aleatório Associativo Cada local tem um endereço individual. Palavras acessadas individualmente. Tempo de acesso é independente do local do último acesso anterior. Exemplo: memória RAM (Random Access Memory). Dados são localizados por conteúdo. É fornecida uma parte do conteúdo. O restante é buscado. Exemplo: cache.

39 Desempenho Tempo de acesso Tempo desde apresentar endereço até receber os dados. Tempo de ciclo Tempo entre um acesso e o próximo na mesma posição. Inclui tempo de recuperação. Taxa de transferência Quantidade máxima de dados que podem ser movidos entre memória e processador.

40 Tipo Tecnologia usada para o armazenamento. Semicondutor Magnético Óptico

41 Características físicas Decaimento Volatilidade Regravável Se a informação se perde depois de algum tempo. Se a informação permanece armazenada após desligar o computador. Se a informação uma vez gravada pode ser alterada posteriormente. Consumo de energia Qual o consumo por bit armazenado.

42 Organização Como as informações são armazenadas.

43 Fatores a considerar Capacidade Quantos bits podem ser armazenados? Velocidade Qual a velocidade de acesso dos dados? Preço Qual o custo por bit armazenado?

44 Compromissos Queremos um sistema de memória com custo baixo por bit e bom desempenho. Memórias de maior capacidade têm custo por bit menor, o desempenho é pior. Podemos ter bastante memória de baixo custo e alguma memória de alto desempenho. É possível com pouca memória de alto desempenho atingir bom desempenho médio de acesso? Não se os acessos não tiverem padrão (aleatórios). Felizmente, temos localidade de acessos.

45 Localidade de acessos Durante a execução de um programa, os acessos a memória tendem a ser localizados. Duas formas de localidade: Localidade temporal É quando uma mesma posição é acessada diversas vezes em um intervalo de tempo curto. Localidade espacial É quando posições próximas de memória são acessadas em intervalos pequenos uma da outra. for(i = 0; i < N; i++) for(j = 0; j < N; j++) c[i][j] = a[i][j] + b[i][j];

46 Hierarquia de memória Usa-se uma hierarquia de memória para aproveitar a localidade de acessos. Registradores na UCP. Vários níveis de cache. Memória interna (RAM). Memória externa. Discos rígidos. DVD. etc.

47 Hierarquia de memória

48 Memória Cache Pequena quantidade de memória rápida. Localizada entre a memória principal e a UCP.

49 Operação UCP requisita acesso a um endereço de memória. Cache verifica se possui o dado. Se estiver em cache, operação é feita no cache. Se não estiver em cache, cache requisita o bloco correspondente da memória. O acesso é honrado em seguida do cache.

50 Organização do cache

51 Considerações de projeto de cache Tamanho, Função de mapeamento, Algoritmo de substituição, Política de escrita, Tamanho do bloco, Número de caches.

52 Tamanho Mais cache permite melhor velocidade de acesso. Mais cache sai mais caro. Mais cache necessita de mais tempo para procurar dados.

53 Funções de mapeamento Mapeamento direto. Mapeamento associativo. Mapeamento associativo por conjuntos.

54 Mapeamento direto Cada bloco de memória pode ficar em apenas uma linha da cache. O endereço consiste de duas partes: w bits (menos significativos) para identificar a palavra no bloco; s bits (mais significativos) para especificar o bloco na memória Os s bits do bloco são separados em dois campos: r bits para indicar a linha na cache; s r bits para um rótulo (tag).

55 Exemplo: Mapeamento direto Dados do sistema: Cache de 64 kbytes (2 16 ). Blocos de 4 bytes /4 = 2 14 (16 kbytes) de linhas de cache. 16 MBytes (2 24 ) de memória. No cache: w = 2, 4 bytes por linha na cache. s = 22 bits de identificação do bloco. r = 14 bits para identificar a linha na cache. s r = 8 bits para o rótulo do bloco. Observações: Dois blocos que caem na mesma linha têm rótulos distintos. Para verificar se o bloco está na cache, vai para a linha e compara o rótulo.

56 Tabela de cache (mapeamento direto) Linha da cache Blocos da memória 0 0 m 2m 2 s m 1 1 m + 1 2m s m + 1 m 1 m 1 2m 1 3m 1 2 s 1

57 Mapeamento direto, Organização

58 Mapeamento direto, Sumário O funcionamento é simples (pouco hardware necessário). Implementação barata e eficiente. Se dois blocos da mesma linha são acessados freqüentemente juntos, pode ocorrer thrashing.

59 Mapeamento associativo Cada bloco de memória pode ficar em qualquer linha da cache. O endereço consiste de duas partes: w bits (menos significativos) para identificar a palavra no bloco; s bits (mais significativos) para o rótulo associado ao bloco de memória (rótulo é suficiente para identificar bloco).

60 Exemplo: Mapeamento associativo Dados do sistema: Cache de 64 kbytes (2 16 ). Blocos de 4 bytes /4 = 2 14 (16 kbytes) de linhas de cache. 16 MBytes (2 24 ) de memória. No cache: w = 2, 4 bytes por linha na cache. s = 22 bits de rótulo do bloco. Observações: Para verificar se o bloco está na cache, o rótulo de cada linha precisa ser comparado com o rótulo do bloco desejado. Busca na cache é cara.

61 Mapeamento associativo, Organização

62 Mapeamento associativo, Sumário A organização é versátil, evitando thrashing. A implementação é cara. A busca em caches grandes é lenta.

63 Mapeamento associativo por conjuntos A cache é dividida num número de conjuntos. Cada conjunto contém um número de linhas de cache. Cada bloco de memória pode ficar qualquer linha de um conjunto específico. O endereço consiste de duas partes: w bits (menos significativos) para identificar a palavra no bloco; s bits (mais significativos) para especificar o bloco na memória. Os s bits do bloco são separados em dois campos: d bits para indicar o conjunto de linhas; s d bits para um rótulo (tag).

64 Exemplo: Mapeamento associativo por conjuntos Dados do sistema: Cache de 64 kbytes (2 16 ). Blocos de 4 bytes /4 = 2 14 (16 kbytes) de linhas de cache. 16 MBytes (2 24 ) de memória. Num cache de 2 linhas por conjunto (two-way set associative): 2 13 conjuntos no cache. w = 2, 4 bytes por linha na cache. s = 22 bits de identificação do bloco: d = 13 bits para identificar o conjunto. s d = 9 bits para o rótulo do bloco. Observações: Blocos que caem no mesmo conjunto têm rótulos distintos. Para verificar se o bloco está na cache, vai para o conjunto correspondente e compara o rótulo com todos os do conjunto.

65 Mapeamento associativo por conjuntos, Organização

66 Mapeamento associativo por conjuntos, Sumário O funcionamento é mais complexo do que o do mapeamento direto mas mais simples do que o do mapeamento associativo. Implementação relativamente barata e eficiente. Evita thrashing a não ser em situações muito peculiares. Em geral, 2 a 4 linhas por conjunto são usadas.

67 Algoritmos de substituição Usados para escolher qual linha a substituir quando novo bloco é necessário. Não são necessários em mapeamento direto (apenas uma escolha). Implementados em hardware. Algortimos tradicionais de substituição: Least Recently used (LRU); First In First Out (FIFO); Least Frequently Used (LFU); Random. Em geral, de fácil implementação para associativo por conjuntos.

68 Política de escrita É necessário manter coerência das informações sobre cada posição de memória. Dados na cache não podem ser descartados antes da memória principal estar atualizada. Com mais de uma UCP, cada uma pode ter sua cache. Dispositivos de entrada e saída podem escrever diretamente na memória. Políticas comuns: Write-through; Write-back.

69 Write through Quando escreve na cache, atualiza bloco na memória principal. Escritas na memória podem ser utilizadas para coerência entre múltiplas UCPs. Dados atualizados em operações de entrada e saída. Escritas se tornam lentas. Escritas são mais raras que leituras mas relativamente comuns ( 15% dos acessos).

70 Write back Escritas na cache não são imediatamente atualizadas na memória principal. Cache mantém informação sobre linhas atualizadas (um bit por linha). Ao ser substituido o bloco de uma linha, verifica se foi atualizar atualizado, e então escreve na memória principal. É necessário hardware especial para coerência de cache.

71 Dispositivos de entrada e saída Diversos tipos de periféricos com: diferentes velocidades de transmissão; diferentes quantidades de dados transmitidos por vez; diferentes formatos. Dispositivos são mais lentos que UCP e memória. São necessários controladores de dispositivos: têm interface com UCP e memória; têm interface com periféricos.

72 Modelo de dispositivo

73 Taxas de transmissão

74 Funções de um módulo de E/S Controle e temporização. Comunicação com a UCP. Comunicação com os periféricos. Bufferização de dados. Detecção de erros.

75 Passos na operação de E/S UCP verifica o estado do dispositivo de E/S. O módulo retorna o estado. Se estiver pronto, UCP requisita transferência. O módulo transfere os dados entre dispositivo e UCP.

76 Diagrama de um módulo de E/S

77 Técnicas de E/S Programada; Com interrupção; Por ADM (acesso direto à memória).

78 E/S programada UCP controla E/S diretamente: verificação de estado; comandos de escrita e leitura; transferência de dados. A UCP precisa aguardar as respostas dos dispositivos e a transmissão dos dados. Muito lento!

79 Operações na programação UCP requisita operação. O módulo realiza a operação. O módulo liga um flag indicando o estado. A UCP precisa verificar esse flag freqüentemente. A UCP pode ficar esperando ou voltar mais tarde enquanto o flag não indica operação completa.

80 E/S com interrupção Evita que a UCP fique esperando. UCP não precisa perder tempo verificando o flag do dispositivo. O módulo de E/S gera uma interrupção quando a operação está completa.

81 Operações na programação UCP envia comando. O módulo transfere dado enquanto a UCP realiza outros trabalhos. Ao terminar transferência, módulo interrompe a UCP. UCP transfere dados com módulo.

82 Acesso direto à memória Nas soluções anteriores, UCP precisa participar de cada transferência de E/S. Acesso direto à memória libera UCP dessa tarefa. Controlador de ADM se encarrega da transferência de dados entre módulo de E/S e memória. UCP avisa ao controlador de ADM: Tipo de acesso (leitura/escrita); Endereço do dispositivo; Endereço de memória dos dados; Quantidade de dados a transferir. Controlador ADM cuida da transferência. UCP realiza outros trabalhos. Ao terminar transferência, ADM interrompe UCP.

83 Furto de duto Ao transferir dados, ADM precisa usar o duto. Controlador ADM toma o duto por um ciclo. Não ocorre interrupção. UCP só é afetada se tentar acessar memória no mesmo ciclo (lembrem-se da cache).

84 Canais de E/S E/S fica mais sofisticada. Aceita comandos mais complexos (ex: placas gráficas). Insere-se processador no controlador de E/S. UCP fica aliviada de trabalho. Processadores dedicados são mais rápidos.

85 Sistemas Operacionais Procuram tornar o computador mais fácil de usar. Procuram melhorar a eficiência no uso de recursos.

86 Funções do SO Controle de acesso ao sistema. Criação de programas. Execução de programas. Acesso a dispositivos de E/S. Controle de acesso a arquivos. Detecção de erros. Contabilidade.

87 Tipos de SO Interativo. Batch. Programa único. Multiprogramado (multitarefas).

88 Sistemas antigos Inicialmente: Sem sistema operacional. Programas acessavam diretamente o hardware. Sistemas de batch simples: Monitor residente para controlar o hardware. Usuários submetem jobs que têm execução realizada pelo monitor. Quando um job termina, controle volta ao monitor, que pode escolher outro job. Monitor pode realizar escalonamento.

89 Esquema de memória com monitor

90 Exemplo de job $job $ftn... programa Fortran $load $run... dados para o programa $end

91 Características de hardware para SO Proteção de memória (proteção do monitor). Temporizador (evita monopólios ex: loop infinito). Instruções privilegiadas para monitor (ex: E/S). Interrupções.

92 Desperdício de recursos E/S é lenta. Quando um programa está fazendo E/S, UCP está parada. Multiprogramação pode ajudar. Enquanto um programa realiza E/S, outro usa UCP.

93 Multiprogramação

94 Sistemas de compartilhamento de tempo Sistemas de batch não permitem interação do usuário com o programa. Não se pode dedicar um computador para um único programa. Usa-se sistemas multiprogramados com compartilhamento de tempo entre usuários distintos.

95 Escalonamento Multiprogramação exige vários programas em execução. É necessário escolher qual próximo programa a dispor da UCP. Tarefa realizada pelo escalonador. Escalonamento feito em três níveis: Escalonamento de longo prazo; Escalonamento de médio prazo; Escalonamento de curto prazo.

96 Escalonamento de longo prazo Determina quais programas são submetidos para execução. Controla portanto o número de programas que executam simultaneamente (grau de multiprogramação). Os programas submetidos se tornam processos a serem controlados pelo escalonador de curto prazo. Caso seja necessário, podem ser retirados da memória pelo escalonador de médio prazo.

97 Escalonador de médio prazo Escalona processos para troca (swap) entre memória e disco. Serve para controlar multiprogramação. Serve também para gerenciar memória se não há memória virtual.

98 Escalonador de curto prazo Decisão de qual processo, entre os escolhidos para execução, deve ter a UCP em cada instante.

99 Escalonamento

100 Gerenciamento de memória Com programa único, memória separada em: Memória do monitor (do SO); Memória do programa em exeecução (do usuário). Com multiprogramação, memória do usuário dividida entre vários programas. Cada programa precisa de sua memória. Devido à baixa velocidade de E/S, UCP pode ficar desocupada se não houverem processos suficientes em execução. Soluções: Aumentar a memória; Usar troca (swap).

101 Swap Fila de processos (escolhidos pelo escalonador de longo prazo) armazenados no disco. Processos trocados para a memória quando há espaço. Processos retirados da memória quando terminam. Se não há processos prontos na memória: Envia um dos processos bloqueados para o disco; Coloca um dos processos prontos da fila de troca na memória; Se não há processos prontos na fila de troca, começa novo processo. Cuidado, pois troca é E/S.

102 Particionamento de memória Memória precisa ser dividida para os processos. As partições podem ser: De tamanho fixo; Todas de mesmo tamanho; De diferentes tamanhos. De tamanhos variáveis.

103 Partições fixas

104 Partições de tamanhos variáveis Aloca-se exatamente o espaço necessário para cada processo. Evita buracos na primeira alocação. Problemas quando um processo é trocado (criação de novos buracos). Com o tempo, muitos buracos: fragmentação de memória. Soluções: Juntar buracos contíguos. Compactar a intervalos regulares.

105 Fragmentação

106 Relocação Os processos são retirados e recolocados na memória. Não se garante que vão entrar na mesma posição de memória. Podem também ser deslocados (compactação). Código contém endereços: Endereços de variáveis. Endereços de instruções (para desvio e chamada de rotina). O que acontece com os endereços? Possíveis soluções: Endereços lógicos (relativos ao começo do programa) com registrador de base. Memória virtual.

107 Paginação Memória é dividida em pedaços de tamanhos iguais (quadros). Processo (código e dados) dividido também em pedaços do mesmo tamanho (páginas). Aloca os quadros necessários a cada processo. SO mantém lista de quadros livres. Uma tabela mantém a relação entre páginas e quadros (tabela de páginas). As páginas de um processo não precisam estar em quadro contíguos.

108 Esquema da paginação

109 Memória virtual Paginação por demanda: Não são necessárias todas as páginas de um processo na memória. Páginas trazidas para a memória quando necessárias. Falta de página: Quando uma página requerida não está na memória. SO precisa transferir a página requerida para um quadro livre. Talvez precise liberar um quadro previamente.

110 Vantagens de memória virtual Não é necessário ter toda a memória do processo na memória principal. Podemos rodar programas maiores do que a memória disponível. Podemos rodar mais processos do que a memória permite. Termos: Memória principal é chamada memória real. Memória vista pelo programa/programador é a memória virtual.

111 Thrashing Cada processo precisa de um mínimo de memória que está sendo acessada na corrente fase de sua execução (working set). Se o working set dos processos ativos é maior do que a memória disponível, o sistema realizará muita troca de páginas. Como acesso a disco é lento, pouco trabalho útil é executado. Possíveis soluções: Bons algoritmos de troca de página. Mais memória. Reduzir o número de processos em execução.

112 Estrutura da tabela de páginas

113 Translation lookaside buffer Tabela de páginas fica na memória. Precisa acessar memória para ler tabela antes de acessar a posição requerida. Não é bom devido à lentidão da memória. Usa-se uma cache especial para entradas da tabela de páginas, o translation lookaside buffer.

114 Operação da TLB

115 TLB e cache

116 Funções da UCP Para processar uma instrução, a UCP precisa: Buscar o código da instrução. Interpretar a instrução. Buscar dados. Processar os dados. Escrever os resultados.

117 Registradores Registradores são área de trabalho interna à UCP. Funcionam como o topo da hierarquia de memória. Diferentes registradores podem ter funções distintas. A quantidade de registradores varia bastante de uma arquitetura para outra. Podem haver registradores que não são visíveis ao usuário (programador).

118 Tipos de registradores De propósito geral. De dados. De endereço. Códigos de condição.

119 Registradores (exemplos)

120 Prefetch O endereço da próxima instrução é muitas vezes conhecido. Busca da próxima instrução é acesso à memória. Diversas fases da execução de instrução não acessam memória. Podemos buscar próxima instrução durante a execução da atual (instruction prefetch). Melhora o desempenho, mas não dobra. Busca da instrução geralmente mais rápida que execução. Desvios de fluxo de controle invalidam instrução carregada.

121 Pipeline de instruções A execução das instruções ocorre em diversas fases: Busca da instrução. Decodificação da instrução. Cálculo dos operandos. Busca dos operandos. Execução das instruções. Escrita dos resultados. Essas operações podem ocorrer simultaneamente para instruções distintas.

122 Temporização de um pipeline (caso ideal)

123 Efeito de desvios na temporização de um pipeline

124 Fluxograma do pipeline

125 Desempenho do pipeline

126 Lidando com desvios Executar múltiplos fluxos de código. Usa um buffer de repetição. Realiza previsão de desvio. Usa desvio retardado.

127 Múltiplos fluxos Funcionamento: Usa dois pipelines. Numa instrução de desvio, faz a busca das duas opções de continuação. Quando souber qual a opção válida, descarta a outra. Problemas: Cria contenção de duto e registradores. Outras instruções de desvio podem ocorrer antes de decidir qual o fluxo correto.

128 Buffer de repetição Usa memória muito rápida no estágio de busca. Verifica esse buffer antes de ler memória. Funciona muito bem em repetições pequenas (poucas instruções no código).

129 Previsão de desvio Prever nunca realizado. Assume que o desvio geralmente não vai ocorrer. Busca a próxima instrução. Prever sempre realizado. Assume que o desvio vai geralmente ocorrer. Busca a instrução do endereço do desvio. Prever por código de instrução. Adapta previsão de acordo com instrução de desvio. Chaveando realizado/não-realizado. Previsão baseada na história. Funciona bem para repetições.

130 Predição com dois estados

131 Por que processadores superescalares? Processadores possuem unidades de hardware distintas para operações lógica, aritmética em inteiros, aritmética em ponto flutante, etc. Instruções para unidades diversas podem ser enviadas para execução simultaneamente. Chegamos no paralelismo em nível de instruções.

132 Organização

133 Limitações do paralelismo em nível de instruções Dependências: Dependência de dados verdadeira. Dependência de controle. Dependência de saída. Anti-dependência. Conflitos no acesso a recursos.

134 Dependência de dados verdadeira Quando uma instrução depende de valores gerados por uma instrução anterior. Exemplo: r1 = r1 + r2; r3 = r1 + r4; Pode-se buscar e decodificar a segunda instrução em conjunto com a primeira. Não é possível executar a segunda antes de terminar a primeira.

135 Dependência de controle Instruções após desvios condicionais dependem de saber o resultado dos desvios. Previsão de desvio ajuda com execução especulativa (ver adiante).

136 Dependência de saída Quando duas instruções alteram o valor da mesma variável/registrador necessário para outra instrução. Exemplo: r1 = r1 + r2; r3 = r1 + r4; r1 = r4 - r2; Se a segunda instrução terminar antes da primeira ler o valor de a, haverá um erro. Existe dependência de saída entre a primeira e a terceira instruções.

137 Anti-dependência Quando uma instrução posterior altera o valor de uma variável/registrador necessário para outra instrução anterior. Exemplo: r1 = r1 + r2; r3 = r1 + r4; r1 = r4 - r2; Se a segunda instrução terminar antes da primeira ler o valor de a, haverá um erro. Existe anti-dependência entre a segunda e a terceira instruções.

138 Efeitos de dependências

139 Ordenação de instruções Com paralelismo de instruções tem diversos aspectos: Ordem em que as instruções são lidas da memória. Ordem em que as instruções são executadas. Ordem em que as instruções mudam os registradores e a memória. Possibilidades: Emissão em ordem, término em ordem Emite as instruções na ordem em que elas ocorrem. Completa as instruções (escreve os resultados) na ordem de emissão. Emissão em ordem, término fora de ordem. Problemas com dependência de saída. Emissão fora de ordem, término fora de ordem. Busca novas instruções enquanto o pipeline não estiver cheio. Executa instrução quando a unidade funcional necessária estiver disponível. Problema com anti-dependência.

140 Exemplo, ordenação de instruções

141 Mudança de nome de registradores Dependência de saída e anti-dependência ocorrem devido a disputa pelo valor contido em registradores. Nomes dos registradores fazem parte da arquitetura. Pode-se resolver o problema com uso de registradores alocados dinamicamente. No código: r1 = r1 + r2; r3 = r1 + r4; r1 = r4 - r2; Na execução: r1b = r1a + r2a; r3a = r1b + r4a; r1c = r4a - r2a;

142 Execução superescalar

143 Implementação de superescalar Busca múltiplas instruções simultaneamente. Usa hardware para determinar dependências verdadeiras entre valores. Usa mecanismos para comunicar esses valores entre unidades funcionais. Usa múltiplas unidades funcionais para execução em paralelo. Usa hardware para escrever os resultados na ordem correta.