ORGANIZAÇÃO DE COMPUTADORES

Transcrição

1 Organização de Computadores ORGANIZAÇÃO DE COMPUTADORES Curso: Tecnologia em Gestão da Tecnologia da Informação Ano: 2011 Conhecida como Processador ou é o cerebro do computador Unifica todo sistema e controla as funções realizadas por cada unidade funcional Ele executa os programas que estão na memória (memória RAM) A execução ocorre instrução por instrução Busca a instrução na memória Interpreta para sua execução 1

2 O processador se comunica com outros circuitos e placas que são encaixadas nas fendas, os "slots" ou seja, conectores da placa-mãe O caminho pelo qual se dá essa comunicação entre o processador e as outras placas é denominado de barramento Componentes básicos da Unidade de Controle: busca e define o tipo de cada instrução Unidade Aritmética Lógica (ULA): realiza as operações necessárias a execução das instruções Registradores: Armazena dados temporariamente 2

3 Unidade de Controle Busca, interpretação e controla a execução das instruções. Envia ordens de cálculo para a UAL, que indica os valores a processar, e os coloca nos registradores para esse efeito. A partir da UC a informação é transferida para as outras partes que constituem o computador, como a memória, os sistemas de E/S, etc.. ULA - Unidade Aritmética e Lógica ALU - Arithmetic Logic Unit Efetiva execução das instruções. Aglomerado de circuitos lógicos e componentes eletrônicos simples que, integrados, realizam as operações aritméticas e lógicas (soma, subtração, multiplicação, divisão, AND, OR, XOR, complemento, deslocamento, incremento e decremento). Processadores modernos utilizam mais de uma ULA. 3

4 Registradores Armazenamento de dados e resultados que serão usados pela ULA. Servem de memória auxiliar básica para a ULA. Classificação (atual): registradores de uso geral e registradores de uso específico. Em geral, os registradores de dados da UCP têm uma largura (quantidade de bits que podem armazenar) igual ao tamanho estabelecido pelo fabricante para a palavra do referido processador. A quantidade e o emprego dos registradores variam bastante de modelo para modelo de UCP. Alguns registradores Intel registradores de 8 bits Intel 8086: registradores de 16 bits Pentium II: registradores de uso geral de 32 bits Registradores de 64 bits Registradores de 128 Program Counter (PC): armazena o endereço da próxima instrução Registrador de Instruções (IR): armazena instrução que está sendo executada. 4

5 De forma geral, podemos considerar que os processadores possuem dois grandes blocos ou unidades: Controle, com duas unidades: A unidade de decodificação, uma das principais unidades da unidade de controle, identifica a instrução que está para ser executada. Quando o processador lê uma instrução que está na memória, o código desta instrução é enviado para esta unidade. A unidade então interpreta este código, verifica se é válido e determina o tipo da instrução que deve ser executada (por exemplo uma soma), a transferência de dados para a memória e o que mais for necessário. Uma vez identificada a instrução, a unidade de decodificação comunica a unidade de execução. A unidade de execução, ao ser informada da instrução que deve ser executada, aciona de forma coordenada as diversas partes do processador para que ocorra a execução da instrução recebida. ULA, ou unidade aritmético-lógica, é o bloco encarregado de realizar todas as operações aritméticas. As operações que esta unidade realiza são soma, subtração, multiplicação, divisão e as operações lógicas, como AND, OR, NOT, XOR. Buscar instrução na RAM -----> Decodificar a instrução -----> Buscar os operandos V Armazenar o resultado <----- Executar a instrução Caminho de dados: Maquina de von Neumann Parte do processador com registradores ULA Barramentos 5

6 Dois registradores armazenam as duas entradas (A e B) da UAL A saída da UAL é conectada a 1 dos registradores Existem 2 classes de instruções: instrução registrador-memória: que permite que uma palavra de memória seja armazenada no registrador, e vice-versa instrução registrador-registrador: instrução que opera sobre 2 registradores e coloca a saída em outro registrador (ciclo de caminho de dados) Importante: A velocidade do caminho de dados determina a velocidade do computador O próximo slide Ilustra a execução parcial de um programa, mostrando as partes da memória e os registradores relevantes. O trecho de programa ilustrado acrescenta o conteúdo da palavra de memória de endereço 940 ao conteúdo da palavra de memória de endereço 941 e armazena o resultado nesse ultimo endereço. 6

7 Memoria Registrador da Memoria Registrador da PC PC AC AC IR IR Passo 1 Passo 2 Memoria Registrador da Memoria Registrador da PC PC AC AC IR IR = Passo 3 Passo 4 Memoria Registrador da Memoria Registrador da PC PC AC AC IR IR Passo 5 Passo 6 São necessárias três instruções, que podem ser descritas em três ciclos de busca e de execução. 1. O conteúdo do PC é 300, o endereço da primeira instrução. Essa instrução é carregada dentro do registrador de instrução, IR. Note que esse processo envolve o uso do registrador de endereçamento à memória (MAR) e do registrador temporário de dados (MBR). Por simplicidade, esses registradores intermediários são ignorados 2. Os quatro primeiros bits do IR indicam que um valor deve ser armazenado no registrador AC. Os 12 bits restantes especificam o endereço 940, de onde o valor deve ser obtido. 3. O PC é incrementado e a próxima instrução é buscada. 4. O conteúdo de AC é somado com o conteúdo da posição de memória de endereço 941 e o resultado é armazenado em AC. 5. O PC é incrementado e a próxima instrução é buscada. 6. O conteúdo de AC é armazenado na posição de memória de endereço

8 Final do anos 50 IBM reconhece que o suporte a uma única família de máquinas, todas executando as mesmas instruções é vantajoso surge o termo arquitetura para descrever o nível de compatibilidade entre as máquinas. Uma nova família de computadores poderia ter uma única arquitetura, porém muitas implementações diferentes, todas executando os mesmos programas, diferindo no preço e na velocidade. CISC - Complex Instruction Set Computer Tecnologia mais antiga e usada para famílias de computadores compatíveis a nível de software. Número maior de instruções (~200 a 300 instruções). Uso extensivo de interpretação (principalmente para modelos mais baratos). 8

9 RISC - Reduced Instruction Set Computer Processador com pequeno número de instruções muito simples. Instruções capazes de serem executadas em um único ciclo do caminho de dados. Princípios do projeto RISC que os arquitetos de processadores de propósito geral devem seguir: Todas as instruções são diretamente executadas por hardware Maximizar a Taxa à qual as instruções são executadas As instruções precisam ser facilmente decodificadas Somente as Instruções de Load e Store devem referenciar a Memória Projetar uma máquina com muitos registradores (>= 32) 9

10 Questão: Porque então a tecnologia RISC não suplantou a CISC? Problemas de compatibilidade com máquinas antigas com software já desenvolvido. Aparecimento de soluções híbridas: Por exemplo, a INTEL usa RISC para instruções de uso mais freqüente (Núcleo RISC) e interpretação para instruções mais complexas e de uso menos freqüente. Outras soluções: Existe limite tecnológico para desenvolvimento do hardware do chip de processamento que depende do estado da arte da tecnologia. Solução para aumentar a velocidade do processador: Uso de paralelismo. a nível das instruções: um único processador deve executar mais instruções por segundo a nível do processador: vários processadores trabalhando juntos na solução do mesmo problema 10

11 O Maior problema para velocidade de execução da instrução é acesso a memória. Execução em Pipeline O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela. Funcionamento de um pipeline de 5 estágios Estágio 1 busca a instrução da memória e armazena num buffer até chegar a hora de executa-la Estágio 2 ocorre a decodificação da instrução, determinando tipo e operandos Estágio 3 ocorre a busca dos operandos na memória ou nos registradores Estágio 4 temos a execução - passagem pelo caminho de dados Estágio 5 o resultado do processamento é escrito num registrador S1 S2 S3 S4 S5 Unidade de Busca de Instrução Unidade de decodificação da instrução Unidade de busca de operando Unidade de execução da instrução Unidade de escrita (a) Tempo (b) 11

12 a) Pipeline de 5 estágios. b) Estado de cada um dos estágios como função do tempo. Estão ilustrados nove períodos de clock. A ideia básica do pipeline é a mesma de uma linha de produção em série. Vários processamentos estão sendo executados ao mesmo tempo. A Figura mostra o funcionamento do pipeline mostrando que os estágios de cada processamento são aplicados a várias instruções ao mesmo tempo. Por exemplo: No tempo 1 a instrução 1 está sendo lida No tempo 2 a instrução 1 está sendo decodificada enquanto que a instrução 2 está sendo lida no tempo 3 a instrução 1 está buscando dados, a instrução 2 estás sendo decodificada e a instrução 3 está sendo lida, e assim por diante. Se um pipeline é bom, com certeza dois serão ainda melhor. (Veja figura 2.5) Neste caso, uma única unidade de busca de instruções lê 2 instruções e coloca cada uma em 1 pipeline A execução dessas instruções é feita em paralelo e: Não pode haver conflitos pelo uso de recursos (mesmo registro, por exemplo) O resultado de uma instrução não pode depender do resultado da outra Pode se pensar em pipelines com leitura inicial de 3 ou mais instruções porém hardware fica complexo. 12

13 Figura 2-5. Dois pipelines de 5 estágios com uma unidade de busca de instruções comum a ambos. Máquinas de alta performance usam outra metodologia, a arquitetura Superescalar A idéia básica é ter um único pipeline, com diversas unidades funcionais O estágio 3 pode distribuir instruções a uma velocidade consideravelmente mais alta do que o estagio 4 pode executá-las. Este estágio usa vários dispositivos de hardware (inclusive mais do que uma UAL) para acelerar o processamento neste estágio. 13

14 Paralelismo ao Nível do Processador A medida que os processadores vão ficando mais rápido: Aparecem limitações de ordem física (velocidade da luz em fios de cobre ou fibras opticas) Maior produção de calor pelo chip (problema para dissipar essa energia) Operação do processador em pipeline ou em superescalar possibilita ganhos de 5 a ~10 vezes Para ganhos maiores, ou mais vezes, deve-se projetar computador com mais de 1 processador 14

15 Computadores Matriciais (2 implementações) Processador matricial Composto de grande número de processadores idênticos Cada processador executa a mesma sequência de instruções sobre diferentes conjuntos de dados Tem uma única unidade de controle Tem uma UAL para cada processador Problema: Os processadores matriciais não são Independentes pois compartilham uma única UC Processador vetorial Muito parecido com processador matricial Operações aritméticas são executadas numa única UAL, que opera em pipeline Operandos são colocados em um registro vetorial para serem processados na UAL Observações: Registradores vetorial é um registrador convencionais que podem ser carregados por meio da execução de uma única instrução, que os carrega de modo serial, ou seja, um após o outro. 15

16 Processador matricial x vetorial Programação para o matricial voltada ao paralelismo (+difícil) Processador matricial é, em geral, mais rápido principalmente para repetição de um mesmo processamento em vários "pedaços" dos dados Processador vetorial se adapta a processamentos paralelos e não paralelos Hardware do matricial é mais caro (muitas UALs) Problema: Os processadores matriciais não são independentes pois compartilham uma única UC 16

17 Multiprocessadores É composto de vários processadores independentes compartilham uma mesma memória por um barramento principal ou compartilham uma memória e tem memórias locais executam processamentos locais liberam trafego do barramento principal é necessário gerenciar conflitos Multicomputadores Sistemas com um grande número de computadores interconectados Não existe nenhum tipo de memória comum sendo compartilhada Comunicação entre computadores é feita através de troca de mensagens a uma velocidade bem alta Computador não precisa estar ligado diretamente com todos os outros (uso de topologias em árvore, anéis, etc..) Mensagens são roteadas do computador fonte para o destino (usando computadores intermediários) Existem em operação sistemas multicomputadores com mais de computadores 17

18 (a) Multiprocessador organizado em torno de um único barramento. (b) Multicomputador com memórias locais. Importante: Como sistemas multiprocessadores são mais fáceis de programar e sistemas multicomputadores são mais fáceis de construir, existem sistemas híbridos. Tais computadores dão a ilusão de compartilhamento de memória, sem arcar com o ônus de implementá-lo diretamente Problema: Sistemas com muitos processadores (>64) são de difícil implementação. Dificuldade está na conexão dos processadores a memória. 18

19 Referências Bibliográficas TANENBAUM, Andrew S. Organização Estruturada de Computadores. Editora LTC, 5 ed. PATTERSON, David A. & HENNESSY, John L. Organização e Projeto de Computadores: a interface hardware/software. Rio de Janeiro: Elsevier,