SISTEMA DE CONTROLE DE MODO COMUM COM ALTA LINEARIDADE PARA AMPLIFICADORES OPERACIONAIS TOTALMENTE DIFERENCIAIS

Transcrição

1 SISTEMA DE CONTROLE DE MODO COMUM COM ALTA LINEARIDADE PARA AMPLIFICADORES OPERACIONAIS TOTALMENTE DIFERENCIAIS Renato D Angello Gonçalves dos Santos Projeto de Graduação apresentado ao Curso de Engenharia Eletrônica e de Computação da Escola Politécnica, Universidade Federal do Rio de Janeiro, como parte dos requisitos necessários à obtenção do título de Engenheiro. Orientador: Carlos Fernando Teodósio Soares Rio de Janeiro Abril de 2016

2 SISTEMA DE CONTROLE DE MODO COMUM COM ALTA LINEARIDADE PARA AMPLIFICADORES OPERACIONAIS TOTALMENTE DIFERENCIAIS Renato D Angello Gonçalves dos Santos PROJETO DE GRADUAÇÃO SUBMETIDO AO CORPO DOCENTE DO CURSO DE ENGENHARIA ELETRÔNICA E DE COMPUTAÇÃO DA ESCOLA POLITÉCNICA DA UNIVERSIDADE FEDERAL DO RIO DE JANEIRO COMO PARTE DOS REQUISITOS NECESSÁRIOS PARA A OBTENÇÃO DO GRAU DE ENGENHEIRO ELETRÔNICO E DE COMPUTAÇÃO Autor: Orientador: Examinador: Examinador: Renato D Angello Gonçalves dos Santos Prof. Carlos Fernando Teodósio Soares, D.Sc. Prof. Joarez Bastos Monteiro, D.Sc. Prof. José Gabriel Rodriguez Carneiro Gomes, Ph.D. Rio de Janeiro RJ, Brasil Abril de 2016 ii

3 Santos, Renato D Angello Gonçalves dos Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores Operacionais Totalmente Diferenciais/ Renato D Angello Gonçalves dos Santos. Rio de Janeiro: UFRJ/ Escola Politécnica, VI, 51 p.: il.; 29,7 cm. Orientador: Carlos Fernando Teodósio Soares Projeto de Graduação UFRJ/ Escola Politécnica/ Curso de Engenharia Eletrônica e de Computação, Referencias Bibliográficas: p Controle Realimentado. 2. Modo Comum. 3. Amplificadores Operacionais. 4. Alta Linearidade. 5.Transcondutância. I. Teodósio Soares, Carlos Fernando. II. Universidade Federal do Rio de Janeiro, Escola Politécnica, Curso de Engenharia Eletrônica e de Computação. III. Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores Operacionais Totalmente Diferenciais. iii

4 UNIVERSIDADE FEDERAL DO RIO DE JANEIRO Escola Politécnica Departamento de Eletrônica e de Computação Centro de Tecnologia, bloco H, sala H-217, Cidade Universitária Rio de Janeiro RJ CEP Este exemplar é de propriedade da Universidade Federal do Rio de Janeiro, que poderá incluí-lo em base de dados, armazenar em computador, microfilmar ou adotar qualquer forma de arquivamento. É permitida a menção, reprodução parcial ou integral e a transmissão entre bibliotecas deste trabalho, sem modificação de seu texto, em qualquer meio que esteja ou venha a ser fixado, para pesquisa acadêmica, comentários e citações, desde que sem finalidade comercial e que seja feita a referência bibliográfica completa. Os conceitos expressos neste trabalho são de responsabilidade do(s) autor(es). iv

5 AGRADECIMENTO Agradeço aos meus pais pelos anos de cuidados, paciência e apoio. Agradeço à minha mãe pelos valores que fundamentam meu espírito e ao meu pai pelos ensinamentos que levarei para a vida toda. Agradeço também aos meus amigos mais próximos que convivem comigo desde os anos de colégio. São muitos anos de amizade construída com amor, perdão, paciência e momentos felizes. Mesmo que alguns estejam ausentes, as memórias sempre estarão presentes. Agradeço também aos meus novos amigos que conquistei na faculdade não só pelo apoio e companheirismo dentro e fora dessa trajetória acadêmica. Agradeço aos meus professores do colégio e da faculdade. Em especial ao professor Carlos Fernando Teodósio Soares por aceitar ser meu orientador neste projeto de graduação. Não posso esquecer também do professor José Gabriel Rodriguez Carneiro Gomes que aceitou fazer parte da banca de examinadores deste projeto. Mais especialmente ainda quero agradecer a dois professores que foram exemplos para mim e, mesmo sem saber da gravidade, me ajudaram de forma determinante na minha vida acadêmica. Refiro-me ao professor Joarez Bastos Monteiro, também examinador da banca do meu projeto de graduação, e ao professor Antônio Cláudio Gómez de Souza. Não poderia esquecer também do professor Ramon Romankevicus Costa, meu orientador de estágio, pela oportunidade. Agradeço também às mulheres que passaram pela minha vida. Se não fosse por elas eu não seria a pessoa que sou hoje. Aprendi coisas realmente valiosas com todas elas. Considero-me sortudo por ter conhecido pessoas tão especiais que me ajudaram tanto a amadurecer. v

6 Resumo do Projeto de Graduação apresentado à Escola Politécnica/ UFRJ como parte dos requisitos necessários para a obtenção do grau de Engenheiro Eletrônico. Sistema de Controle de Modo Comum com Alta Linearidade para Amplificadores Operacionais Totalmente Diferenciais Renato D Angello Gonçalves dos Santos Abril/2016 Orientador: Carlos Fernando Teodósio Soares Curso: Engenharia Eletrônica e de Computação O problema da parcela constante de tensão modo comum na saída de amplificadores totalmente diferenciais surge dos descasamentos entre os transistores de canal P e de canal N que formam o amplificador. Faz-se necessário um circuito de controle realimentado de modo comum para levar essa parcela de tensão a uma tensão de referência de projeto. A literatura revela muitos tipos diferentes de circuitos cujas desvantagens inviabilizam seu uso neste trabalho. O controle realimentado de modo comum proposto mostrou-se bem sucedido ao ser aplicado em amplificadores operacionais de transcondutância, ou OTA s, para que este consiga operar em uma ampla faixa linear de tensão diferencial. O sistema de controle proposto tem, por objeto, ser aplicado a OTA s que compõem um filtro Gm-C contínuo no tempo. Portanto, este trabalho consiste, inicialmente, no projeto do filtro, extraído de seu protótipo de rede ladder. Depois, foram projetados os OTA s que o compõem, para, então, ser projetado o circuito de controle. Por último, foram feitas simulações de desempenho para esses três sistemas. Palavras-chave: Controle Realimentado, Modo Comum, Amplificadores Operacionais, Alta Linearidade. vi

7 Abstract of Undergraduate Project presented to POLI/UFRJ as a partial fulfillment of the requirements for the degree of Engineer. Commom Mode Feedback System with High Linearity for Fully Differential Amplifiers Renato D Angello Gonçalves dos Santos April/2016 Advisor: Carlos Fernando Teodósio Soares Course: Electronics and Computer Engineering The problem of the DC portion of common mode voltage at the output of fully differential amplifiers arises from mismatches between the P and N channel transistors used to implement the amplifier. A common mode feedback control circuit must be used to bring the DC common mode voltage to a reference value. There are many different types of common-mode control circuits in the literature, whose disadvantages are mainly related with nonlinearities. The common mode feedback control proposed in this work has successfully been applied to an operational transconductance amplifier (OTA), which presents a fairly linear behavior over a wide range of the differential input voltage. This OTA, with the proposed common-mode control circuit, has also been used in the design of a continuous-time Gm-C filter. Hence, this work is initially concerned with the Gm-C filter design, taken from his passive ladder prototype. Then the OTA's are designed to meet the filter specifications. Finally, numerical simulations were carried out to verify the performance of the proposed common-mode control system, the designed OTA and the whole Gm-C filter. Keywords: Feedback Control, Commom Mode, Operational Amplifiers, High Linearity. vii

8 Sumário 1. Introdução O Problema da Tensão de Modo Comum na Saída de Amplificadores Totalmente Diferenciais O Controle Realimentado de Modo Comum Revisão bibliográfica de sistemas de CMFB em tecnologia CMOS Objetivo deste trabalho: Propor uma nova topologia de CMFB Metodologia e organização do trabalho 5 2. Projeto do Filtro Obtenção do filtro normalizado a partir do protótipo ladder Escalamentos Simulação com OTA Ideal 8 3. Projeto do OTA Real Circuito do OTA Projeto dos atenuadores Projeto dos principais transistores do OTA Projeto do circuito de polarização Simulação do filtro com OTA Real e CMFB Ideal Projeto do CMFB real Apresentação do CMFB Proposto Projeto dos transistores Simulação do filtro com OTA e CMFB Reais Simulações de Desempenho Pós-Projeto Simulações do OTA Simulações do sistema de CMFB Simulações do Filtro Conclusões O Filtro Gm-C Contínuo no Tempo O Circuito do OTA O Controle Realimentado de Modo Comum Proposto 50 Referências bibliográficas 51 viii

9 1. Introdução 1.1. O Problema da Tensão de Modo Comum na Saída de Amplificadores Totalmente Diferenciais. Amplificadores totalmente diferenciais, ou Fully Differencial Amplifiers (FDA) têm um problema inerente ao processo de fabricação de seus componentes: transistores nmos e pmos são fabricados de forma diferente, resultando em propriedades físicas diferentes entre esses tipos de transistores, que são frequentemente usados em conjunto no projeto de amplificadores com carga ativa. Isso provoca um descasamento entre as correntes de dreno de transistores nmos e pmos que, por sua vez, produz uma indesejada parcela constante de modo comum na saída do FDA, onde a tensão de modo comum é a média aritmética das tensões nos terminais de saída. Essa tensão de modo comum é indesejada porque pode levar a tensão na saída do FDA à saturação, além da tensão DC de modo comum na saída afetar diretamente a excursão de sinal do amplificador. Quando o objetivo é resolver o problema da tensão de modo comum, a principal diferença entre o FDA e amplificadores operacionais com saída simples é a necessidade de uma realimentação própria para controlar a parcela de modo comum da tensão de saída [1]. Em amplificadores com saída simples, a tensão de offset produzida na saída em virtude de descasamentos entre as fontes de corrente nmos e pmos pode ser compensada através da realimentação negativa. Entretanto, em amplificadores totalmente diferenciais isso não funciona para a parcela DC da tensão de modo comum na saída. Isso acontece, porque o par diferencial de entrada do amplificador rejeita a parcela de modo comum, amplificando apenas a parcela diferencial. Assim, não adianta realimentar negativamente a tensão de modo comum, porque o amplificador diferencial irá simplesmente rejeitá-la na entrada. O controle deve ser, então, realizado por um circuito adicional de controle realimentado, conhecido como Common-Mode Feedback (CMFB) ou Controle Realimentado de Modo Comum O Controle Realimentado de Modo Comum As exigências principais de funcionamento e implementação para a maioria dos tipos de CMFB são [2,3]: 1

10 posicionar a parcela D C de modo comum em um nível de tensão de referência que permita a máxima excursão de sinal na saída; processar a parcela de modo comum com a mesma velocidade e acurácia com que a parcela diferencial é processada pelo circuito do FDA; minimizar a interação das parcelas diferencial e de modo comum entre si, isto é, a mútua sensibilidade entre as parcelas de tensão. O controle é implementado com o objetivo de estabilizar a tensão de modo comum em um valor de referência, compensando os descasamentos nas fontes de corrente nmos e pmos que polarizam o circuito. Isso é feito medindo-se a tensão de modo comum na saída do amplificador e usando essa medida para ajustar as correntes de polarização automaticamente. Portanto, o CMFB pode ser entendido como o conjunto de dois circuitos: um sensor para detectar a parcela de modo comum da tensão na saída e um atuador para aplicar um sinal de correção às fontes de corrente de polarização do amplificador Revisão bibliográfica de sistemas de CMFB em tecnologia CMOS Diferentes tipos de blocos sensores e de blocos atuadores podem ser encontrados na literatura. A seguir, são listados alguns circuitos de blocos sensores, juntamente com uma breve discussão sobre o desempenho de cada um [2], onde V cm é a saída do sensor e os seus terminais de entrada estão conectados à saída do FDA, Vo+ e Vo-. O primeiro sensor de modo comum pode ser observado na Figura 1.1. Sendo uma simples associação em série de resistores, sua linearidade é intrínseca. As desvantagens estão na necessidade de um buffer na saída do amplificador para impedir a passagem de corrente e a grande redução do ganho de tensão diferencial [2]. Para que isso não ocorra, o valor dos resistores teria que ser muito alto, o que acarretaria em um grande consumo de área, além de um grande efeito parasita do substrato [1]. R 1 R 2 v cm Figura 1.1: Sensor de resistores em série. 2

11 Uma alternativa seria o circuito da Figura 1.2. Como amplificadores de transcondutância possuem saída em corrente, a impedância de saída deve ser bem alta. Esse sensor resolve o problema da redução da impedância de saída que os resistores causam no amplificador [1] através da inserção de seguidores de fonte entre cada terminal de saída e seu correspondente resistor. Entretanto, esses seguidores de fonte geram outro problema: eles limitam a excursão de sinal diferencial na saída do amplificador. Admitindo um nível mínimo de tensão permitida em qualquer um dos terminais de saída, essa tensão será a mínima exigida sobre a fonte de corrente, somada à tensão entre porta e fonte do respectivo transistor. Isso equivale a duas tensões de overdrive somadas à tensão de limiar do transistor. Ou seja, a excursão de sinal na saída é reduzida o que representa uma limitação bastante significativa em projetos de circuitos de baixa tensão. R 1 R 2 v cm I 1 I 2 Figura 1.2: Sensor de resistores com seguidores de fonte. A detecção da parcela de modo comum na saída também pode ser realizada através do sensor da Figura 1.3. Entretanto, seu comportamento é altamente não linear, em virtude das características quadráticas dos MOSFET's [2]. I I v cm 2I Figura 1.3: Sensor com não linearidades de grau 2. 3

12 A Figura 1.4 revela um sensor cujos transistores operam na região de triodo, como resistores controlados por tensão. A corrente I in é a estimativa do modo comum. Entretanto, efeitos de canal curto causam o aparecimento de não linearidades [3]. Além disso, o ganho oferecido pelos transistores em triodo é muito baixo, fazendo com que a parcela DC da tensão de modo comum na saída seja regulada em um valor bem diferente do desejado. I in v Figura 1.4: Transistores em triodo funcionam como resistores controlados pala tensão V. E, por fim, a Figura 1.5 revela um sensor com um ganho bastante alto [4]. Porém, o comportamento do circuito ainda é bastante não linear e a corrente de saída Iin, proporcional à parcela de modo comum, é consideravelmente afetada pela parcela de tensão diferencial na saída do amplificador. I in V Ref I 1 I 2 Figura 1.5: Sensor de modo comum com par diferencial duplo. 4

13 1.4. Objetivo deste trabalho: Propor uma nova topologia de CMFB O presente trabalho propõe uma nova topologia de CMFB, visando uma linearidade maior do sensor de modo comum e uma menor sensibilidade à parcela diferencial da tensão de saída do amplificador. O CMFB proposto é aplicado a um amplificador FDA que compõe um filtro passa-baixas contínuo no tempo, realizado com técnica OTA-C Metodologia e organização do trabalho Num primeiro momento, é realizado o projeto do filtro ideal, com compontentes normalizados, a partir de um protótipo passivo ladder e, então, escalado em impedância e frequência. Sendo ideal, seu desempenho é simulado com amplificadores FDA do tipo OTA (Operational Transconductance Amplifier) ideais. O objetivo desse filtro é o seu emprego como aplicação para o OTA totalmente diferencial que utiliza o sistema de CMFB proposto neste trabalho. Num segundo momento, o trabalho segue para o projeto do OTA real, ao nível de transistores. Para a simulação, o filtro tem seus OTA s ideais substituídos pelos OTA s reais, mantendo ainda CMFB's ideais. Num terceiro momento, o trabalho chega na etapa principal: o projeto do CMFB real. Seguindo uma lógica semelhante à da etapa anterior, o trabalho começa com o projeto dos principais transistores do CMFB, partindo, então, para o circuito de polarização. Por fim, o filtro é simulado não somente com os OTA s reais, mas também com seus sistemas de CMFB reais. Por último, são feitas simulações de desempenho do OTA, do CMFB e do filtro passabaixas real contínuo no tempo. A tecnologia usada para a implementação do circuito foi a CMOS 0.35µm da Austria Microsystems. A ferramenta de simulação foi o simulador Spectre do pacote de ferramentas de projeto da Cadence. 5

14 2. Projeto do Filtro Ideal 2.1. Obtenção do Filtro Normalizado a partir do Protótipo Ladder O filtro escolhido para a implementação do projeto é um filtro passa-baixas de terceira ordem, com aproximação de Chebyshev, contínuo no tempo, do tipo Gm-C [5]. Esse nome é devido ao fato de ser composto somente por transcondutores e capacitores. O motivo de escolher esse tipo de filtro vem da possibilidade de empregar o transcondutor (OTA) desenvolvido neste trabalho em uma aplicação prática. Seu protótipo passivo foi obtido com o programa ELETSIM do professor Antônio Carlos Moreirão de Queiroz (POLI/Coppe/UFRJ). O programa está disponível no endereço O ELETSIM gerou um protótipo passivo do tipo ladder normalizado do filtro, utilizando-se de alguns poucos parâmetros inseridos pelo usuário, como a ordem do filtro (foi escolhido um filtro de terceira ordem para esse projeto) e o tamanho do ripple na banda passante (foi escolhido 1,0 db). A Figura 2.1 mostra o circuito da rede ladder do filtro. O protótipo normalizado foi dimensionado para uma frequência de corte de 1,0 rad/s e os valores gerados pelo programa para cada componente da rede ladder podem ser observados na Tabela 2.1. Tabela 2.1: Valores normalizados dos componentes da rede ladder. Componente Valor normalizado R S C L C R L R S L 2 v in C 1 C 3 R L Figura 2.1: Rede ladder do filtro G m -C. 6

15 2.2. Obtenção do Filtro OTA-C a partir do Protótipo Ladder O próximo passo foi a obtenção do filtro G m -C a partir da rede ladder. Primeiro, foi feita a substituição do ramo de entrada, composto por V in e R s pelo seu equivalente de Norton. Depois, a fonte de corrente do equivalente de Norton foi implementada por um único OTA cuja transcondutância é 1 R. S Os resistores R S e R L foram implementados por dois OTA's com G m = 1 R, conforme a Figura 2.2, uma vez que, fontes de corrente controladas pela tensão sobre elas mesmas se comportam como resistores. I G m v I v R s v v R s Figura 2.2: Implementação de cada um dos resistores da rede ladder por um transcondutor. A Figura 2.3 mostra a implementação do indutor L2. O método consiste em simular uma impedância indutiva usando um capacitor e um circuito girador, que foi implementado com dois transcondutores. Assim, a rede enxerga uma impedância de sc 2 Gm 2, onde G m = 1. O valor de C 2 é numericamente igual ao valor de L 2 normalizado. 1 v 1 G m v 2 G m v 1 v 2 sc 2 Figura 2.3: Implementação do indutor por dois transcondutores e um capacitor. Por fim, a Figura 2.4 ilustra o filtro G m -C ideal final, o qual emprega uma estrutura totalmente diferencial e é composto apenas por OTA's e capacitores, como deve ser. Os capacitores que aparecem na figura estão com seus valores dobrados, porque foi decidido 7

16 usar dois capacitores para cada terminal diferencial. O motivo foi aterrar a placa inferior (bottom plate) de cada capacitor, para diminuir efeitos parasitas associados a essas placas. 2C 1 2C 2 2C 3 v in v in 2C 1 2C 2 2C 3 Figura 2.4: Filtro Gm-C composto por OTA s e capacitores 2.3. Escalamentos Os valores dos componentes da Tabela 2.1 foram obtidos para um filtro normalizado com a frequência de corte em 1 rad/s. O próximo passo foi escalar os componentes em impedância e em frequência. Como parâmetro, foi escolhida a frequência de corte do filtro f 0 = 100 khz. Os capacitores devem ser pequenos para implementação em circuitos integrados. O valor de 1 pf [5] pode ser usado para OTA's com transcondutância na ordem de na/v. Igualando C1 = C3 = 2 pf, os capacitores de maior valor foram assim escolhidos numa primeira tentativa. O fator de escala de impedância não pode ser muito pequeno devido à impedância de saída do OTA em um filtro G m -C, que deve ser muito maior que a dos capacitores do filtro na faixa de frequência de interesse. Considerando que: Transcondutância Gm = 1 R para todos os OTA s do filtro; S Fator de escalamento em impedância: α ; Fator de escalamento em frequência: Ω= 2πf 0 ; R escalado = αr normalizado ; C escalado = C normalizado α Ω. Então, para obtermos, então, C 1,escalado = = C 1 α2πf0 devemos ter um fator de escala de impedância α = 1, Logo, para os dois resistores teremos R escalado = αr normalizado = 1, (1,000) = 1, Como G m = 1 R = S 1 Rescalado = 1 1, G m = 622 na V. E, lembrando que o valor de C 2 é numericamente igual ao valor de L 2 temos, C 2,escalado = 0,99 1, (2π)f = 0,98 pf. 0 8

17 Assim, os valores escalados dos componentes do filtro Gm-C ficaram conforme o que está apresentado na Tabela 2.2. Tabela 2.2: Valores escalados dos componentes da rede ladder. Componente G m C 1 C 2 C 3 Valor Escalado 622 na V 2 pf 0.98 pf 2 pf 2.4. Simulação com OTA ideal Antes do projeto do OTA, foi feita uma simulação do filtro com OTA's ideais para observar o resultado da escolha dos parâmetros e para posterior comparação com o resultado do filtro com os OTA's projetados. A Figura 2.5 mostra dois gráficos: um com a resposta em frequência para o ganho do filtro e o outro com destaque para o ganho na frequência de corte. O ganho é de db em DC e de db para a frequência de 100 khz. Os resultados se mostram satisfatórios, pois o filtro foi dimendionado para apresentar 1 db de ripple na banda passante Ganho (db) Frequência (Hz) -5 Ganho (db) Frequência (Hz) Figura 2.5: Resposta em frequência do filtro G m -C com OTA's ideais. 9

18 3. Projeto do OTA Real 3.1. O Circuito Proposto Uma das questões mais importantes ao se tratar de um projeto de um amplificador operacional de transcondutância para filtros Gm-C é a linearidade da relação entre corrente de saída e tensão diferencial de entrada. Por essa razão, métodos de linearização devem ser aplicados para a obtenção de uma boa faixa de operação linear, evitando distorções. O circuito proposto para o OTA real utilizado neste trabalho está mostrado na Figura 3.1. O presente projeto utiliza em sua topologia de entrada a técnica de realimentação negativa por degeneração de fonte com transistor MOS (Mc), aplicada ao par diferencial (ME1 e ME2) para melhorar a linearidade do transcondutor. v b1 v b1 M B1 M B2 M B5 M B6 v b2 v b2 M B3 M B4 M B7 M B8 M C M A1 M A3 v in M E1 v ctrl M E2 v in M A2 M A4 v b3 M D1 M D2 v b4 M D3 M D4 Figura 3.1: Circuito do OTA. O transistor Mc opera na região de triodo, funcionando como um resistor controlado pela tensão Vctrl. Com essa técnica, a tensão que é de fato convertida em corrente é a diferença entre a tensão diferencial de entrada e a tensão que a própria corrente de saída produz sobre o transistor Mc, causando o efeito de realimentação negativa. Além da linearidade, este projeto envolve baixas frequências e requer baixa transcondutância. Sendo assim, foram escolhidos transistores pmos para formar o par 10

19 diferencial de entrada devido ao fato da mobilidade dos buracos ser aproximadamente um terço da mobilidade dos elétrons, fazendo com que a transcondutância de transistores de canal P seja menor em relação aos de canal N. Um método para reduzir ainda mais a transcondutância é a aplicação de atenuadores de tensão (MA1 MA4) entre os terminais do sinal de entrada e os terminais do par diferencial. Além de reduzir a transcondutância do OTA, os atenuadores melhoram seu comportamento linear. A Figura 3.2 ilustra a topologia que é usada neste projeto para cada um dos atenuadores. M 1 v in M 2 Figura 3.2: modelo do atenuador MOS. Pela Figura 3.2, para o transistor M1, tem-se V DS1 =, (3.1) V GS1 = v in, (3.2) v in. (3.3) Logo, V DS1 > V GS1 V th, ou seja, M1 está na região de saturação. E para o transistor M2, tem-se V DS2 =, (3.4) = v in V GS1, (3.5) V GS2 = v in. (3.6) Como V GS > V th para ambos os transistores, teremos V DS2 < V GS2 V th, ou seja, M2 está na região de triodo. 11

20 Analisando agora as corrente de dreno dos transistores, que serão iguais devido ao fato de estarems ligados em série no circuito, teremos I D1 = 1 2 k n W 1 L 1 (V GS1 V th ) 2, (3.7) I D2 = k n W 2 L 2 [(V GS2 V th )V DS2 1 2 V DS2 2 ], (3.8) I D1 = I D2. (3.9) Logo, = (v in V th ) (1 R R+1 ) +, onde R = W 2 L2 W 1 L1. Uma vez que R depende apenas dos parâmetros dos transistores, nota-se que a relação entre tensão de saída e de entrada é linear, cujo fator de atenuação é = 1 R. Além disso, o atenuador v in R+1 apresenta uma elevada impedância de entrada e uma baixa impedância de saída. Essa baixa impedância de saída contribui para diminuir o ruído na saída do atenuador. Um problema inerente ao uso desse atenuadores é a presença de uma tensão de offset na saída dos mesmos que é dada por vin =0 = ( + V th ) (1 R R+1 ) +. Observa-se que quanto menor o ganho, mais próximo o valor da tensão de offset estará do valor de. Sendo assim, decidiu-se para este projeto uma topologia de saída em cascode dobrado (MB5 MB8 e MD1 MD4). Essa topologia permite que a tensão de modo comum nos terminais de porta dos transistores do par diferencial atinja sem que estes transistores entrem na região de triodo, fazendo com que o problema de offset se transforme em duas vantagens. A primeira vantagem é uma ampla faixa de ajuste de transcondutância do OTA. Uma vez que a tensão de modo comum na entrada do par diferencial será próxima a, a tensão DC no dreno e na fonte do transistor de degeneração Mc será baixa. Como esse transistor é de canal N, isso permite uma ampla faixa de valores para a tensão Vctrl tal que V GS > V th, permitindo por sua vez, uma ampla faixa de ajuste para a trascondutância do OTA. A segunda vantagem é o uso da estrutura de cascode para a implementação das fontes de corrente que polarizam o par diferencial. Isso é permitido devido novamente à baixa tensão de modo comum na entrada do par diferencial, pois há tensão suficiente para manter na saturação os transistores MB1 MB4. A configuração cascode permite que a impedância da fonte de corrente seja alta. Logo, a rejeição a tensões de modo comum do OTA também será alta. Esse fato é de extrema importância para essa topologia, já que a tensão de offset dos 12

21 atenuadores depende de V th que, por sua vez sofre alterações com as variações dos parâmetros de processo e com o efeito de corpo. O uso do cascode dobrado na saída do OTA proporciona ainda uma outra vantagem: essa topologia faz com que os nós de saída do OTA sejam os únicos com alta impedância. Isso garante a estabilidade do OTA em malha fechada, sem a necessidade de circuitos de compensação, uma vez que a resposta em frequência do OTA em malha aberta terá, então, seu pólo dominante determinado pela impedância de saída do OTA e pelos capacitores do filtro. As tensões de polarização Vb1 Vb4 são provenientes do circuito de polarização do OTA que será apresentado na Seção O Projeto dos atenuadores O dimensionamento de todos os transistores que compõem os circuitos deste trabalho foram realizados utilizando simulações que aplicam o modelo BSIM3v3 para todos os MOSFET s, o que claramente produz resultados mais acurados se comparados com modelos matemáticos simples que podem ser resolvidos manualmente. O OTA proposto para implementar o filtro neste trabalho [5] será alimentado por uma tensão = = 1,5 V. Os atenuadores foram inicialmente simulados em um modelo como o da Figura 3.2, com essas tensões de alimentação e ainda com V in = 1,5 V, fazendo com que o atenuador funcione no seu pior caso de consumo de potência. O transistor M2 foi implementado com dois transistores MOSFET s iguais ao transistor M1 em paralelo. Assim, o fator de atenuação fica um pouco maior que 5 vezes. Foram, então, obtidos por simulação os valores de L e W do transistor unitário a ser implementado em M1 e M2 de modo a produzir uma corrente I D máxima de 10 μa. A razão de escolha dessa corrente é para garantir um consumo de potência adequado ao projeto e, ao mesmo tempo, evitar que os transistores M1 e M2 tenham que ser implementados com um comprimento muito grande. Os resultados estão listados na Tabela 3.1, com as referência aos transistores finais do atenuador da Figura 3.1, ou seja, M1 = MA1 ou MA3 e M2 = MA2 ou MA4. Tabela 3.1: Valores dos parâmetros dos transistores dos atenuadores. Transistores W L MA1, MA3 1 μm 10 μm MA2, MA4 2 μm 10 μm 13

22 3.3 Projeto dos Principais Transistores do OTA Para facilitar o projeto dos demais transistores [5], com exceção do transistor de degeneração Mc, todos foram dimensionados com o mesmo valor para o comprimento de canal, ou seja, L p = L N = 5 μm. Esse comprimento, além de melhorar o casamento entre os transistores após a suas fabricação em silício, também ajuda a minimizar os efeitos de canal curto nos MOSFET s, proporcionando uma impedância de saída elevada aos espelhos de corrente. Para o dimensionamento dos transistores do tipo pmos MB1 MB8 na Figura 3.1, foi adotado um circuito de simulação semelhante ao mostrado na Figura 3.3. Para o modelo foi aplicada a ligação entre fonte e substrato fazendo V S = V B = 1,5 V. V S V G V D VB Figura 3.3: Modelo adotado para simulação dos transistors de canal P. Para encontrar com boa precisão o valor da tensão de limiar V th do modelo, foi feita inicialmente uma simulação com V G = V D = 0,5 V e V S = V B = 1,5 V. Esse valores foram assim arbitrados para garantir a condição de saturação do transistor. Foi, então, obtido o valor de aproximadamente V th = 0,71 V que, por sua vez, foi substituido na equação que modela a relação entre as tensões nos terminais do transistor da Figura 3.3, que é dada por V G = V S (V OV + V th ), onde V OV é a tensão de overdrive do transistor. O valor de V OV foi fixado em 0,2 V pois esse valor é o mínimo para garantir que o transistor opere na região de inversão forte. Como resultado, V G = 0,59 V. Considerando apenas os transistores ligados à fonte no circuito da Figura 3.1, adotaremos V D = 1,2 V, fixando V DS = 0,3 V. Esse valor foi assim escolhido para garantir que o transistor opere na região de saturação, com uma folga de 0,1 V e ainda permita uma boa excursão de sinal na saída do OTA. 14

23 Com todos os valores fixos para as fontes de tensão do modelo do transistor, pode-se fazer, finalmente, o seu dimensionamento. Foi realizada uma simulação de varredura DC para gerar a curva da corrente de dreno I D em função da largura W do transistor. O W foi escolhido de modo a produzir um valor de I D que garantisse a máxima excursão de sinal de corrente na saída do OTA. Como a alimentação do circuito do OTA é de ± 1,5 V, então a máxima tensão diferencial possível na entrada será V d,max = 1,5 ( 1,5) = 3,0 V. Consequentemente, a máxima corrente que se espera obter na saída do OTA será I out,max = G m V d,max = 1,866 μa, que é a corrente mínima que devemos garantir na polarização do cascode dobrado. Para garantir uma boa folga e, consequentemente, uma boa linearidade da transcondutância, foi, então, determinado para o projeto o valor I D = 3 μa para a corrente de polarização. Como resultado temos W = 12,5 μm. A Figura 3.4 mostra a curva da varredura DC extraída para determinar a largura W do transistor. Corrente de polarização (A) 5 x x 10-5 Largura (m) Figura 3.4: Corrente de polarização em função da largura do transistor. Para os transistores do tipo nmos MD1 MD4 do cascode dobrado, foi realizado um procedimento análogo ao descrito para os transisores pmos, com um modelo adequado para transistores de canal N, onde agora, V S = V B = 1,5 V, V D = 1.2 V e V G = V S + (V OV + V th ). Os valores da tensão de overdrive e V DS foram mantidos, visando uma simetria na polarização das fontes de corrente do OTA. Consequentemente, foi adotado o mesmo valor de I D, obtendo-se W = 3,6 μm. Os transisores MD3 e MD4 porém, como pode ser visto no circuito do OTA na Figura 3.1, recebem uma corrente de dreno I D = 3 μa proveniente das fontes de corrente ligadas ao par diferencial de entrada e uma corrente de dreno de mesmo valor proveniente das fontes de corrente ligadas aos terminais de saída do OTA, totalizando 6 μa para cada um desses 15

24 transistores. Logo, os transisores MD3 e MD4 devem ter uma largura igual ao dobro da largura dos transistores MD1 e MD2. Assim, para MD3 e MD4, temos W = 7,2 μm. Para o par diferencial ME1 ME2, a preocupação principal foi pensar em como a corrente de saída pode ficar menos dependente do V GS dos transistores do par e, consequentemente, a transcondutância do OTA fique mais dependente do transistor de degeneração, sem prejudicar a linearidade, pois a corrente de dreno varia quadraticamente com V GS. Assim, foi feita uma simulação de varredura DC para encontrar uma largura W correspondente a uma transcondutância com uma boa faixa linear. Como resultado, foi obtido um W = 10 μm, o que faz sentido, já que com um valor grande de W, a variação de I D afeta menos o valor de V GS. Por fim, resta dimensionar o transistor de degeneração MC. Nessa etapa, foi feita mais uma simulação com varredura, mas agora a largura de canal foi fixada em 1 μm e o comprimento L foi o parâmetro variado. Isso foi feito para garantir uma transcondutância pequena. O valor de L será, então, aquele em que o OTA exibirá a transcondutância especificada para o filtro de 622 na/v. Entretanto, no circuito real, esse valor não será verificado, pois o circuito integrado sofrerá com os desvios dos parâmetros de fabricação. Como solução, é incluída a tensão V ctrl para permitir o ajuste da transcondutância no OTA fabricado, seja para um valor maior ou menor do que 622 na/v, que vai depender do valor de ajuste de V ctrl. Para o presente projeto, o valor padrão é V ctrl = 1 V. Esse valor foi especificado pois espera-se que essa tensão fique no meio da faixa de valores que ela pode assumir sem cortar o transistor de degeneração. O resultado da simulação mostra que o valor do comprimento deve ser L = 10 μm. A Tabela 3.3 lista os valores finais dos principais transistores do OTA. Tabela 3.3: Dimensionamento dos principais transistores do OTA. Transistor W L MB1 - MB8 12,5 μm 5 μm MD1 MD2 3,6 μm 5 μm MD3 MD4 7,2 μm 5 μm ME1 ME2 10 μm 5 μm MC 1 μm 10 μm 16

25 3.4 Projeto do Circuito de Polarização Para consolidar o projeto do OTA resta ainda o projeto do circuito que fornecerá as suas tensões de polarização V b1 V b4, mencionadas ao final da Seção 3.1 e mostradas no circuito do OTA da Figura 3.1. O circuito de polarização foi projetado com espelhos de corrente do tipo cascode de alta compliância [5], que permitem uma excursão de sinal maior do que espelhos cascode comuns. As Figuras 3.4 (a) e (b) mostram circuitos usados para a polarização do OTA. M A1 v b1 I B I B v b2 M A2 M A3 M B1 M B3 v b3 I B I B M B2 v b4 (a) (b) Figura 3.5: Modelos de espelho cascode de alta compliância usando transistores pmos (a) e nmos (b). Numa primeira etapa, foram feitos dois procedimentos com o circuito da Figura 3.5 (a). Primeiro, foi feito um modelo de simulação com o transistor unitário MA1. O procedimento de simulação foi semelhante ao da Figura 3.3 para o transistor unitário MB1 do OTA. Novamente foi fixado o valor de V OV = 0,2 V para a tensão de overdrive e o valor da tensão V DS = 0,3 V para todos os transistores, para mantê-los na saturação com 0,1 V de folga. Essas tensões também são aplicadas aos transistores que irão implementar as fontes de corrente. Também foi adotado como comprimento de canal L p = L N = 5 μm. A corrente I B será 3 μa, já que essa é a corrente de polarização do circuito do OTA. Como = 1,5 V, para o transistor MA1 temos, então, V S = 1,2 V, V G = (V OV + V th ), V D = V DS e V B =. Para descobrir a tensão de limiar, novamente foi imposta a região de saturação para o transistor, dando como resultado V th = 0,780 V. Então, o dimensionamento pode ser feito com simulação de varredura DC para encontrar o valor da largura W para os transistores MA1 e MA2 pois, como formam o espelho de alta compliância, eles serão iguais. Como resultado, temos W = 12,5 μm. Agora a tensão de porta do transistor MA3 também é conhecida e é dada por V b2 = ( V DS + V OV + V th ) = 0,22 V. 17

26 O segundo procedimento foi feito com o transistor MA3. Agora, com o valor de V th conhecido para os transistores de canal P, temos V B = V S =, V G = V D = V b2. Finalmente, pode ser feito o dimensionamento dos transistores, fazendo uma simulação de varredura DC para encontrar a lagura W para o ponto de I B = 3 μa. Como resultado, temos W = 2 μm. A segunda etapa consiste em fazer um procedimento análogo com o circuito mostrado na Figura 3.5 (b). Para MB2, V S =, V B =, V G = + V OV + V th e V D = + V DS. A tensão de limiar para os transistores nmos é V th = 0,6 V. Finalmente, para o transistor MB3 temos V S = V B = e V G = V D = + V DS + V OV + V th. Para os transistores MB1 e MB2 uma largura W = 3,6 μm e, por fim, para o transistor MB3, temos W = 0,75 μm. O próximo passo foi implementar as fontes de corrente. Todas foram implementadas em topologia cascode. Na Figura 3.5 (a) as fontes foram implementadas com transistores nmos e, na Figura 3.5 (b), com transistores pmos. Novamente, foram feitas mais simulações de varredura. Para as fontes de corrente de canal N temos W = 5,3 μm e, para as fontes de corrente de canal P, temos W = 13,3 μm. Por fim, foi incluido mais um circuito que envolve uma fonte de corrente que é externa a este projeto. Essa fonte I Ext = 3 μa irá fornecer a corrente para o circuito de polarização. Os transistores de canal N e canal P desse circuito foram dimensionados de forma idêntica aos seus respectivos transistores que implementam as fontes de corrente dos circuitos exibidos na Figura 3.4 e, consequentemente, são idênticos a estes. A Tabela 3.4 lista os valores finais para todos os transistores do circuito de polarização do OTA que é mostrado na Figura 3.6. Tabela 3.4: Valores finais dos transistores do circuito de polarização do OTA. Transistor W L MP15 MP16 12,5 μm 5 μm MP17 2 μm 5 μm MP18 MP19 3,6 μm 5 μm MP20 0,75 μm 5 μm MP1 MP4, MP11 MP14 5,3 μm 5 μm MP5 MP10 13,3 μm 5 μm 18

27 v b8 M P15 v b1 M P7 M P9 v b8 M P5 v b2 v b7 I Ext M P16 M P17 M P8 M P10 v b7 M P6 v b5 v b3 v b5 M P11 M P13 M P18 M P20 M P1 M P3 v b6 v b6 M P12 M P14 M P19 v b4 M P2 M P4 Figura 3.6: Circuito de polarização do OTA. O circuito funciona da seguinte forma: a fonte externa de corrente I Ext fornece a corrente para o circuito de polarização. Essa corrente é espelhada para MP3 MP4 e MP11 MP14 através do espelho formado por esses transistores. Essa corrente é ainda espelhada através de MP5 MP6 para MP7 MP10. Assim, graças aos espelhos de alta compliância MP15 MP17 e MP18 MP20, a corrente é espelhada para o circuito do OTA fornecendo as tensões de polarização V b1 V b4. Como as tensões V b5 V b8 são localizadas dentro do circuito de polarização apenas, bastou usar espelhos cascodes comuns já que, é no circuito do OTA que é necessária uma ampla excursão de sinal. 3.5 Simulação do Filtro com OTA Real e CMFB Ideal. Neste momento serão mostrados os resultados de simulação obtidos para o filtro com o OTA real projetado e o CMFB ideal. Demais simulações de desempenho e resultados para o OTA e CMFB reias serão mostrados no Capítulo 5. O modelo para o CMFB ideal que foi usado nas simulações está ilustrado na Figura 3.7, onde R = 10 kω e K 1 = 1. K 1 R v cm K 2 CMFB R K 1 v B Figura 3.7: Modelo ideal de CMFB. 19

28 O ganho K 2 = 50 foi escolhido com esse valor para que seja suficientemente pequeno para não causar problemas de convergência de simulação e grande o suficiente para minimizar o erro de tensão de modo comum na saída em regime permanente. A tensão V B = 0,59 V faz o papel da tensão V b1 de porta dos transistores MB5,6 do circuito do OTA, cujo cálculo foi mostrado na Seção 3.3 (V G = 0,59 V). Primeiro, através de uma simulação DC, foi obtida a tensão DC nos terminais de saída do OTA com o CMFB ideal, para se ter uma idéia do que esperar para o desempenho do CMFB. O resultado foi V out = 13,83 μv, o que revela um desempenho bastante satisfatório para este projeto. Em seguida, foi feita a varredura DC da tensão diferencial de entrada para valores de Vctrl que vão de 0,8 V até 1,5 V com passo de 0,1 V. Como mostra a Figura 3.8, foram geradas duas curvas em função dessa tensão: a (a) corrrente na saída do OTA e (b) sua transcondutância. A corrente de saída mostra um comportamento bastante linear na faixa de tensão diferencial de ±2,5 V. Além disso, a corrente chega a um máximo de ± 1,16 μa para ±1,5 V com V ctrl = 1 V, e o valor de corrente é nulo para uma tensão nula. Corrente de saída (ua) 3 x Vctrl = 0,8 V Vctrl = 0,9 V Vctrl = 1,0 V Vctrl = 1,1 V Vctrl = 1,2 V Vctrl = 1,3 V Vctrl = 1,4 V Vctrl = 1,5 V Tensão diferencial de entrada (V) (a) 20

29 Transcondutância (na/v) x Vctrl = 0,8 V Vctrl = 0,9 V Vctrl = 1,0 V Vctrl = 1,1 V Vctrl = 1,2 V Vctrl = 1,3 V Vctrl = 1,4 V Vctrl = 1,5 V Tensão diferencial de entrada (V) (b) Figura 3.8: Varredura DC para diferentes valores de V ctrl. Em (a) tem-se a curva da corrente de saída do OTA e em (b) a curva da transcondutância do OTA em função da tensão diferencial de entrada. Como G m = di out dv d, pode-se observar que o valor da transcondutância aumenta com o aumento da inclinação da curva de corrente, variando de 406,8 na/v para V ctrl = 0,8 V até 1099 na/v para V ctrl = 1,5 V. Para V ctrl = 1,0 V, G m = 784,9 na/v. Outro parâmetro importante a ser medido nesse momento é a distorção harmônica produzida pelo transcondutor. A Figura 3.9 mostra o gráfico do THD (Total Harmonic Distortion) da corrente na saída do OTA em função da amplitude da tensão diferencial de entrada. Para que seus principais harmônicos pentençam à banda passante do filtro, foi usado um sinal de entrada com frequência de 1,0 khz para a simulação. Pode-se observar que há duas taxas diferentes de crescimento, uma antes e uma depois de aproximadamente 1,5 V. Logo depois desse limiar, a distorção atinge 1% para uma tensão de aproximadamente 1,9 V THD (%) Tensão diferencial de entrada (V) Figura 3.9: THD da corrente na saída em função da tensão diferencial de entrada do OTA. 21

30 Por último, verificou-se a resposta em frequência do filtro com o OTA projetado. A Figura 3.10 (a) mostra a curva do ganho em db para valores diferentes de V ctrl, variando entre 0,8 V e 1,5 V em um passo de 0,1 V. Pode-se observar, com a Figura 3.10 (b), que a frequência de corte do filtro passa-baixas aumenta com o aumento de V ctrl, deslocando a curva para a direita, de 59 khz até aproximadamente 160 khz. Mudando o valor de V ctrl muda-se a transcondutância dos OTA s provocando uma ligeira variação no ganho. Esse efeito se deve ao fato de que os trancondutores possuem uma impedância de saída finita que permanece fixa perante o ajuste da transcondutância, isso afeta o fator de qualidade dos pólos, que não fica inalterado com o ajuste de V ctrl. -20 X: 1230 Y: Ganho (db) Vctrl = 0.8 V Vctrl = 0.9 V Vctrl = 1.0 V Vctrl = 1.1 V Vctrl = 1.2 V Vctrl = 1.3 V Vctrl = 1.4 V Vctrl = 1.5 V Frequência (Hz) (a) Ganho (db) Vctrl = 0.8 V Vctrl = 0.9 V Vctrl = 1.0 V Vctrl = 1.1 V Vctrl = 1.2 V Vctrl = 1.3 V Vctrl = 1.4 V Vctrl = 1.5 V Frequência (Hz) 10 5 Figura 3.10: Resposta em frequência do filtro G m-c com OTA s reais e CMFB s ideais. (b) 22

31 4. Projeto do CMFB Real 4.1. O Circuito do CMFB Como foi explicado no Capítulo 1, este projeto requer um controle realimentado de modo comum para controlar a tensão de saída do OTA, já que uma realimentação simples não funcionaria, pois a entrada do OTA rejeita a parcela de modo comum da tensão de saída. Foi também explicado que a parcela DC de modo comum na saída dos FDA s é causada pelos descasamentos entre transistores de canal N e os de canal P nas fontes de corrente de saída do amplificador, pois o processo de fabricação de transistores do tipo N é diferente do empregado para os transistores do tipo P. O circuito do CMFB proposto para este projeto pode ser entendido como possuindo três partes. A primeira está ilustrada na Figura 4.1. Pode-se observar na figura um sensor de modo comum, formado pelos transistores M11 M16, que se conecta com os terminais de saída do OTA Vo+ e Vo-, e também se conecta com uma fonte de corrente (M17 M18) e espelhos de corrente (M19 M20) que levam a corrente de controle para um espelho de alta compliância (M21 M22) ligados à saída do CMFB (porta de M21). M 11 M 12 M 17 v b14 M 21 CMFB v b2 v b9 M 13 M 18 v b13 M 22 M 25 v b10 M 14 M 19 M 23 v b11 M 26 M 15 M 16 M 20 M 24 v b12 M 27 Figura 4.1: Diagrama esquemático mostrando do sensor de modo comum à saída do CMFB real. Apesar de transistores de um mesmo tipo serem bem casados entre si, sejam do tipo P ou do tipo N, transistores de tipos diferentes entre si não o são. Uma consequência, que é o motivo principal do surgimento da tensão de modo comum na saída do OTA, é o descasamento entre as correntes de dreno desses transistores, I BiasP I BiasN, na Figura

32 Como hipótese, pode-se supor que o descasamento entre transistores do tipo P e do tipo N no cascode dobrado do circuito do OTA na Figura 4.2, resultou em I BiasP > I BiasN I BiasP I BiasN = I Bias > 0. Existe ainda uma impedância de saída do cascode dobrado, formado por MB5 e MB7 que é dada por R op = r o7 + r o5 + g m7 r o7 r o5 em paralelo com a impedância formada por MD1 e MD3 dada por R on = r o1 + r o3 + g m1 r o1 r o3, formando, então, R o = R op //R on. O mesmo valor de impedância existe quando são analisados os transistores do ramo da direita do cascode dobrado. Consequentemente, quando o excedente de corrente I Bias circula pela impedância de saída R o surge uma tensão DC positiva nas saídas Vo+ e Vodo OTA, igual a ( I Bias ) R o. Como a tensão DC é a mesma nas duas saídas, caracteriza-se como uma componente DC de modo comum nas saídas diferenciais do OTA. CMFB M B5 M B6 I BiasP v b2 I BiasP M B7 M B8 I Bias I Bias I BiasN v b3 I BiasN M D1 M D2 Par diferencial v b4 Par diferencial M D3 M D4 Figura 4.2: Saída do OTA em cascade dobrado. A diferença de corrente afeta a tensão DC nos terminais de saída do OTA. Esses terminais são ligados ao circuito do CMFB através do circuito sensor de modo comum da Figura 4.1. O terminal de saída denominado CMFB no circuito do CMFB se liga ao cascode dobrado pelas portas dos transistores M B5 e M B7. Essa parcela DC da tensão de modo comum na saída do OTA será comparada com a tensão de referência para a parcela de modo comum requerida para o projeto, que é 0 V. Isso pode ser observado na segunda parte do circuto do CMFB que é ilustrada na Figura 4.3, onde os transistores M1 e M2 têm suas portas ligadas ao terra e os transistores M13 e M3 têm suas portas ligadas entre si e polarizadas em V b9, assim como M9 e M10 têm suas portas ligadas ao terra e os transistores M8 e M14 têm suas portas conectadas entre si e polarizadas em V b10. Isso se trata de um espelho de corrente, onde a corrente em M1 M3 é espelhada para M11 M13 e a corrente em M8 M10 é espelhada para M14 M16. Assim, se o modo comum em Vo+ e Vo- for 24

33 diferente de zero, haverá uma diferença na corrente do sensor de modo comum em relação à referência dada pelo espelho. Aqui, os transistores M4 M7 exercem o papel de fontes de corrente de polarização DC, que fornecem a corrente de referência dos espelhos. M 1 M 2 v b14 M 6 M 11 M 12 v b9 M 3 v b13 M 7 v b9 M 13 v b10 v b11 M 4 M 8 v b10 M 14 v b12 M 5 M 9 M 10 M 15 M 16 Figura 4.3: Transistor de canal P do circuito de polarização se liga ao de canal P do sensor (M 3 e M 13). Analogamente, o de canal N do circuito de polarização se liga ao de canal N do sensor (M 4 e M 14). Observando agora a Figura 4.4, inicialmente teríamos uma corrente nula I = I P I N = 0 no ramo que liga os drenos dos transistores M13 e M18 e I P = I N. Porém, a tensão DC de modo comum que surge na saída do OTA faz elevar o nível de tensão nas portas dos transistores M11, M12, M15 e M16, fazendo com que a tensão V GS desses quatro transistores mude: a tensão nos de canal P diminui, enquanto que nos de canal N aumenta. Como consequência, a corrente I P no transistor M13 diminui e a corrente I N no transistor M14 aumenta, fazendo com que surja uma corrente I > 0. M 11 M 12 M 17 v b14 I x I M 21 CMFB I x v b2 v b9 M 13 I P I M 18 v b13 M 22 M 25 v b10 M 14 I N M 19 I x I M 23 v b11 M 26 M 15 M 16 M 20 M 24 v b12 M 27 Figura 4.4: caminho da corrente desde o circuito sensor até a saída do CMFB. Tem-se ainda uma corrente constante I X devido à fonte de corrente de polarização formada por M17 e M18. Com I > 0, a corrente nos transistores M19 e M20 diminui de I X para 25

34 I X I. Essa diminuição se propaga, então, até os transistores M21 M24. Como as portas de M21 e M22 estão ligadas à saída do CMFB, essa corrente é espelhada até o circuito do OTA através do terminal CMFB no circuito da Figura 4.2. Finalmente, a corrente I BiasP, que inicialmente ficara maior devido ao descasamento entre os transistores de canal N e P, é corrigida, sendo diminuída até que se tenha I BiasP = I BiasN e I Bias = 0, levando a tensão DC de modo comum na saída do OTA ao valor de referência de 0 V. Uma segunda hipótese é que se tenha I BiasP < I BiasN I BiasP I BiasN = I Bias < 0. O caso aqui é totalmente análogo à primeira hipótese, onde I < 0 e I P > I N, fazendo com que I BiasP seja aumentada até compensar o erro de descasamento inicial. A Figura 4.5 mostra a terceira parte do circuito do CMFB. A fonte de corrente é externa ao circuito e seu projeto foge ao escopo deste trabalho. Essa fonte fornece a polarização do circuito do CMFB. A corrente I Ext é copiada pelo espelho formado pelos transistores M28 e M29 até os transistores M30 M33 fixando as tensões V b11 V b14. A corrente é, então, espelhada de M28 e M29 para M26 e M27 na Figura 4.4, e para M4 e M5 na Figura 4.3, e também espelhada de M30 e M31 para M17 e M18 e para M5 e M6 na Figura 4.3. v b14 M 30 I Ext v b13 M 31 v b11 M 28 M 32 v b12 M 29 M 33 Figura 4.5: fonte de corrente externa ao projeto polariza o circuito do CMFB. Por fim, a Figura 4.6 mostra o circuito do CMFB completo (a) e o circuito do OTA (b) para ilustrar as conexões entre os dois circuitos. 26