Caderno de Laboratório

Transcrição

1 Cod. Disc: TURMA: GRUPO: NOME: Sistemas Digitais Caderno de Laboratório Aula Introdutória Aula a 4 PROF. MSc. MÁRIO OLIVEIRA ORSI PROF. MSc. CARLOS ALEXANDRE FERREIRA DE LIMA Fevereiro 23

2 AULA Introdutória. Introdução A utilização do laboratório é destinada à aplicação da parte teórica apresentada na preleção, complementado de forma fundamental o ensino da disciplina Sistemas Digitais. As aulas foram organizadas de forma a abranger todo o conteúdo do nosso programa. 2. Apresentação Cada aula no laboratório será apresentada todas as informações e dados necessários para realização das atividades previstas e o preenchimento do Relatório dos experimentos correspondentes. A partir da 7ª aula é iniciada a implementação de um projeto que será completado até o final do semestre. AULAS - Portas Lógicas Básicas Circuitos Combinacionais de Portas Lógicas Básicas Portas Lógicas NAND Portas Lógicas NOR Circuitos XOR e tree state Projeto final etapa (Circuito Decodificador e Display) Circuitos XOR e XNOR, Aplicações Projeto final etapa 2 (Circuito somador e subtrator) Projeto final etapa 3 (Correção BCD e sinal) Projeto final etapa 4 (Seletor) Projeto final etapa 5 (Pulso e Pulso 2) Projeto final etapa 6 (Contador BCD) Projeto final etapa 7 (Gerador de sinais de controle) Projeto final etapa 8 (Registrador A e B)...67 Conclusão...7 2

3 3. Projeto Final do Laboratório Trata-se do projeto de uma calculadora BCD (Bynare Coded Decimal Quatro bits representam um algarismo decimal) sendo dividido para a implementação em oito partes descritas abaixo e mostradas no diagrama de blocos funcionais Fig. Projeto Final: Calculadora BCD a parte: Decodificador e Display 2 a parte: Somador e Subtrator 3 a parte: Correção BCD e Sinal 4 a parte: Seletor 5 a parte: Chaves sem Rebatimento Pulso e Pulso 2 6 a parte: Contador BCD 7 a parte: Gerador de Sinais de Controle 8 a parte: Registrador A e B O projeto deverá ser implementado por grupos de no máximo 5 alunos, observando que o relatório é sempre individual. SINAL DISPLAY I DECODIFICADOR SELETOR 3: MONITOR SOMADOR / SUBTRATOR BCD REG B REG A GERADOR DE SINAIS DE CONTRÔLE MODO + / - PULSO 2 PULSO CONTADOR BCD Fig CALCULADORA BCD 3

4 4. Regras de Avaliação Todas as aulas de laboratório são avaliativas. Cada Relatório individual preenchido tem o valor máximo de 8 pontos. A participação do aluno na realização nos experimentos corresponderá a nota máxima de 2 pontos. Não haverá reposição de práticas de laboratório. Os alunos que faltarem à determinada prática de laboratório terão automaticamente nota zero na participação naquela prática. As notas N e N2 do laboratório representam 4% da N e N2 da seguinte forma: N=,4*LAB+,6*PRE Sendo que: Nota N: LAB média das avaliações: N2=,*AI+,9.(,4.LAB +,6.PRE) Experiências em grupo das aulas iniciais Projeto final etapas completadas Experiência relatório individual (ULA) Sendo que: nota N2 LAB média das avaliações: MÉDIA FINAL = N*,4 + N2*,6 LAB avaliação contínua de atividades em laboratório PRE avaliações referentes às aulas teóricas AI Avaliação Interdisciplinar ª N2 Projeto da calculadora BCD Etapa 3 2ª N2 Projeto da calculadora BCD Etapas 4 a 8 3ª N2 Experiência relatório individual final 4

5 5. Normas do Laboratório Para as aulas de laboratório os alunos deverão seguir as seguintes normas: a) Chegar pontualmente à aula de prática de laboratório; b) Ler atentamente as instruções relativas à sua experiência; c) Examinar os aparelhos (módulos de testes) que serão utilizados nas experiências de modo a se familiarizar com o funcionamento deles; d) Anotar todas as explicações dadas pelo professor, pois essas notas serão úteis na elaboração do relatório; e) Elaborar o relatório com clareza usando inicialmente o lápis e depois de concluído os testes preencher com caneta; f) Levar para o laboratório o material necessário: este caderno, lápis etc. g) Começar o experimento somente após a autorização do professor; h) Em hipótese alguma brincar com materiais, componentes e equipamentos destinados aos experimentos; i) No final da aula, antes das saída dos alunos, o professor verificará o funcionamento dos equipamentos utilizados. Em caso de dano de algum material ou equipamento decorrente de mau uso por parte do(s) aluno(s), o professor deverá comunicar ao coordenador responsável pelo laboratório para que sejam tomadas as devidas providências. 6. Referências Bibliografia Básica TOCCI, Ronald J.; WIDMER, Neal S. Sistemas digitais: princípios e aplicações.. ed. Rio de Janeiro: Pearson Prentice Hall, 2. IDOETA, Ivan V.; CAPUANO, Francisco G. Elementos de eletrônica digital. 4. ed. São Pulo: Érica, 22. BIGNELL, James; DONOVAN, Robert (Sec.). Eletrônica digital. São Paulo: Cengage Learning, 2. Bibliografia Complementar MENDONÇA, Alexandre; ZELENOVSKY, Ricardo. Eletrônica digital: curso prático e exercícios. 2. ed. Rio de Janeiro: MZ, 27. DIAS, Morgado. Sistemas digitais: princípios e prática. 2. ed., rev. Lisboa: FCA, 2. GARCIA, Paulo Alves; MARTINI, José Sidnei Colombo. Eletrônica digital: teoria e laboratório. 2. ed. São Paulo: Érica, c26. VAHID, Frank. Sistemas digitais: projeto, otimização e HDLs. Porto Alegre: Bookman, 28. MALVINO, Albert. P.; LEACH, Donald P. Eletrônica digital: princípios e aplicações. 4. ed. São Paulo: Makron Books, 25. 5

6 AULA Portas Lógicas Básicas Referência Livro Texto: Capítulo a 4.4 Objetivo: Familiarização com equipamento de experiências - recursos principais; Normas básicas de segurança e Procedimentos para o Inicio de Experiências; Conhecer e testar as Portas Lógicas Básicas; Cis 744, 748 e 7432, 74 e Familiarização com equipamento de experiências. Objetivo Propiciar um primeiro contato do aluno com os equipamentos, kits de montagens práticas, através de verificação geral do funcionamento do kit - Modulo 88 (Módulo de Treinamento e Teste Lógico) e da inserção de componentes, além de introduzir normas básicas de prevenção de acidentes..2 Introdução Os sistemas digitais utilizam variáveis que podem assumir valores definidos em forma de patamares (valores discretos). A importância de se estudá-los cresce com as freqüentes aplicações, seja nas áreas tecnológicas, ou mesmo no cotidiano doméstico. Na prática, os circuitos que executam funções digitais são construídos com componentes eletrônicos que manipulam a informação representada por níveis de tensão, usualmente dois, um dito alto, outro baixo. Circuitos digitais de dois estados (sistema binário), pela semelhança da escolha entre duas situações mutuamente exclusivas, são comumente chamados de circuitos lógicos. De maneira geral, os circuitos digitais são mais simples que os lineares, o que possibilita reunir-se num único equipamento quase todo o aparato necessário à realização de experiências, pesquisa e desenvolvimento de pequenos projetos, desde que os recursos estejam adequadamente combinados para permitir montagens de forma rápida e confiável. Os kits de montagem têm normalmente três fontes (+5, +5 e 5V), permitindo a montagem de circuitos integrados digitais de diversas tecnologias: DTL, TTL, MOS e CMOS..3 Placa de montagem de circuitos (PROTOBOARD): É uma placa onde podem ser montadas todas as experiências do curso. Ela é constituída por conjuntos de 5 pinos conectados entre si (fig a). Por isto, quando qualquer componente (fig b) é inserido, os pontos remanescentes ficam disponíveis, tanto para se ligar fios de interconexão como outros componentes, ou mesmo para obtenção de pontos de teste do circuito. 6

7 (a) (b) LS 74LS A placa de montagem aceita fios sólidos números 22 ou 24 (AWG) para a implementação dos circuitos. O espaçamento entre os grupos de 5 pinos é compatível com os circuitos integrados (digitais ou lineares), com o encapsulamento TOS, DIP (fig c) e muitos componentes discretos. Existem ainda 2 grupos de 3 pinos interconectados (fig d), que são convenientes para se injetar sinais comuns como VCC, VDD, VSS, terra ou outro sinal qualquer que requeira mais de 5 ligações. (c) (d) Os KITs de montagem para uso neste laboratório são os MODULOS que possuem uma FONTE (5 volts) e SEIS placas de montagem do modelo mostrado acima..4 Fontes de Alimentação - As fontes necessárias para o laboratório são:.4. Alimentação AC - fornecida na bancada para todos os equipamentos. A alimentação é de 22 VAC..4.2 Alimentação DC - A tensão utilizada será de +5V, compatível com a lógica TTL, fornecida pelos equipamentos nos experimentos deste curso. 7

8 .5 Chaves de Codificação e LEDs de monitoração: Para introdução e retirada de informações. Basicamente consiste de chaves interruptoras tipo liga-desliga que fornecerão os níveis lógicos necessários para o circuito implementado na placa de montagem. Podem ser usados cabos combinação agulha-agulha conectando as entradas dos circuitos aos níveis lógicos (conectado no terra = nível, em 5 V = nível ). s LEDs de monitoração são Lâmpadas indicadoras semicondutor (LED) são usadas para mostrar em determinado ponto do circuito da placa de montagem se o sinal estará ALTO ou BAIXO, estando acesas ou apagadas, respectivamente. Serão usados neste laboratório LEDs avulsos de ma e,5 V..6 Precauções sobre o equipamento (módulo de montagem):.6. É um bom procedimento Não fazer ligações no BOARD com a chave geral ligada..6.2 Nunca monte circuitos que solicitem mais que A de cada fonte (+5V), pois, neste caso, a fonte que estiver sobrecarregada irá se desligar do circuito. 2. Normas de segurança e Procedimentos para o Inicio de Experiências Certifique-se de que a chave geral do equipamento está desligada Examine criteriosamente o painel do modulo e procure reconhecer todos os componentes descritos na parte teórica Conecte o plug ~ tomada de força (22V/6OHz) entrada de energia. Ligue a chave geral e, observando os indicadores acesos, confira se a situação é normal. Qualquer suspeita de mau funcionamento, desligue o módulo e comunique ao professor. Outras Recomendações: Antes de iniciar a experiência, certificar-se de que a tensão disponível é adequada. Testar o funcionamento dos equipamentos (modulo 88) e kits de montagens. Executar a montagem ou alteração com equipamentos desligados. Não interconectar saídas dos dispositivos, dos circuitos ou de fonte (evitar curto-circuito). Nunca ligar as saídas das fontes diretamente ao comum. SE ALGUM ACIDENTE OCORRER DURANTE A EXPERIÊNCIA, ANOTE E COMUNIQUE-O IMEDIATAMENTE AO PROFESSOR 8

9 3. Teste das portas dos Circuitos integrados: 3. Fundamentos teóricos A lógica TTL (Transistor - Transistor - Logic) - curso está estruturado em cima da lógica TTL com circuitos integrados (CI) da série 74XX. 3.. Configuração de pinos e encapsulamento - curso utilizará a configuração DIP (Dual-In-line-Package), com 4, 6 e 24 pinos. O pino é identificado por uma marca indicativa no circuito integrado, como mostra as figuras a seguir, e a contagem se faz no sentido anti-horário, olhando-se o circuito por cima Definição do nível lógico - nos circuitos digitais somente dois níveis lógicos são permitidos e cada família lógica tem estes níveis rigidamente definidos. Na família TTL, o nível lógico "ALTO" é definido como qualquer tensão entre 2 e 5V e "BAIXO" para qualquer tensão entre a,8v. 9

10 3..3 Representação dos níveis - Há muitas representações para um dado nível lógico. Um nível "ALTO* frequentemente representado como "" (um) ou "VERDADE" e o nível "BAIXO" como ""(zero) ou "FALSO". Em toda experiência deste curso, se fará uso da lógica positiva, que é definida como se tendo o nível lógico "" ou "ALTO" como a tensão mais alta do circuito e ""(zero) ou BAIXO" com a tensão mais baixa do circuito. Nota: Em um circuito integrado (CI) da lógica TTL, quando um terminal de entrada de sinal é deixado aberto, sem ser conectado a nenhum ponto, isto será interpretado como um nível ou ALTO. Isto não deve ser utilizado normalmente, pois pode acarretar problemas de ruído Outras Definições: Em todas as experiências, iremos usar símbolos de notação americana, mais largamente empregada na representação de circuitos lógicos. Operação estática e operação dinâmica Operação estática é a operação dos componentes, com níveis determinados de tensão, sem haver transição de um nível para outro continuamente. Operação dinâmica é a operação com pulsos repetitivos, com transição nos terminais. Tabela da verdade é uma tabela que relaciona os níveis das entradas com os níveis obtidos nas saídas. Nas colunas das entradas fazemos uma combinação de todos os possíveis níveis para obtermos, em cada caso, os respectivos níveis das saídas. 4. Procedimentos Experimentais:. Colocar os circuitos integrados abaixo no modulo ou kit de montagem. 2. Interligar a alimentação. 3. Conectar com fios os níveis lógicos na(s) entrada(s) de cada porta lógica e a saída em um LED de monitoração. 4. Testar as portas de cada um dos CIs 748, 7432 observando o Layout e Tabela Verdade correspondentes mostrados na paginas à frente: 5 PESQUISAR na bibiografia/internet e anexar a este relatório OS ESQUEMAS DOS CIRCUITOS ELETRICOS das portas AND, NAND, OR, NOR, NOT da família TTL.

11 LAYOUT DOS CIs das PORTAS LOGICAS BÁSICAS

12 2 3 Outros circuitos integrados disponíveis: 2

13 Outros circuitos integrados disponíveis: 7486 : Quatro portas lógicas EX-OR Vcc `+ 5V f g a b c d e B B n/c B3 B g e f f a g d a e d c n/c b c b 7448 Decodificador BCD Display catodo comum Vcc `+ 5V f g a b c d e B B n/c B3 B g e f f a g d R a e d c n/c b c +5v b 7447 Decodificador BCD Display anodo comum B 3 3 C 4 C B A CI 7483 Somador Binário Paralelo de 4 bits V A 3 A 2 B 2 B A 3

14 select +5V strub A I 3 I 2 I I Saída Mux CI 7453: 2 x multiplex digital 4X strub A I 3 I 2 I I Saída Mux select CI 7476: 2 x flip-flop JK 4 NC ,,, 2, 3, 4 CI 749: Contador BCD NC 5 +5V 6 7 (normal) ( ) (normal) ( 9 ) chave A chave B Q 3 Q 2 Q 2 C K Q Q Q CI 7475: 2xflip-flop tipo D Q 3 D 3 D 2 D Ck 2 D 5 V Q 4

15 AULA 2 Circuitos Combinacionais de Portas Lógicas Básicas Objetivo: Implementação de circuitos combinacionais com as Portas Lógicas Básicas; CIs 748 e 7432; Determinação da função de circuito obtendo sua expressão lógica e tabela verdade. Fundamentos Teóricos: Referência Livro Texto: Capítulo 3. a 3.8 e Capítulo 3. No circuito (abaixo), escrever sua expressão lógica, construir a tabela verdade (esperada) preenchendo a tabela abaixo. A B C S = A B C S 2. Procedimentos Experimentais: 2. Testar o funcionamento do módulo ou kit de montagem. 2.2 Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI (Aula ). 2.3 Numerar o esquema acima de acordo com o layout dos CIs (Aula ). 2.4 Montar o circuito no módulo ou kit de montagem fazendo todas as interligações. 2.5 Usar as chaves de níveis, nas entradas para verificar a tabela verdade. 5

16 AULA 3 Portas Lógicas NAND Referência Livro Texto: Capítulo 3.9, 3. e 3.2 Objetivo: Projetar um circuito completo; De Morgan; Relações de equivalência; Obtenção da tabela verdade e da expressão do circuito a partir da especificação abaixo e montagem do circuito usando Portas Lógicas NAND e depois NOR. Projetar um circuito de alarme para economizar energia considerando 3 entradas A,B,C, conforme a seguir A= VIDRO ABERTO B= PORTA ABERTA C= AR CONDICIONADO LIGADO A B CKT S C SOLUÇÃO: Passos. Escrever a tabela verdade 2. Fórmula de interpolação 3. Simplificação algébrica 4. Uniformização em portas NAND e Montagem e teste do circuito 5. Uniformização em portas NOR e Montagem e teste do circuito PASSOS, 2 E 3 : usando o espaço abaixo. Escreva saída S da tabela verdade, e a partir desta determine a expressão do circuito (formula de interpolação) e simplifique a expressão indicando quais os termos estão sendo simplificados. A B C S 6

17 Passo 4: Reescreva a seguir a expressão simplificada obtida acima convertendo a mesma para usar somente portas NAND de 2 entradas (Uniformização em portas NAND -2 ENTRADAS): A. Esquematizar o circuito com portas NAND de 2 entradas B C Procedimentos Experimentais: ) Testar o funcionamento do módulo ou kit de montagem. 2) Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI (Aula ). 3) Numerar o esquema de acordo com o layout do CI 74 (Aula ) fig abaixo ) Montar o circuito no módulo ou kit de montagem fazendo todas as interligações. 5) Usar as chaves de níveis, nas entradas para verificar a tabela verdade. 7

18 Passo 5: Reescreva a seguir a expressão simplificada obtida acima convertendo a mesma para usar somente portas NOR de 2 entradas (Uniformização em portas NOR -2 ENTRADAS): A.2 Esquematizar o circuito com portas NOR de 2 entradas B C Procedimentos Experimentais: 6) Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI (Aula ). 7) Numerar o esquema de acordo com o layout do CI 74 (Aula ) fig abaixo. 8) Montar o circuito no módulo ou kit de montagem fazendo todas as interligações. 9) Usar as chaves de níveis, nas entradas para verificar a tabela verdade. 8

19 AULA 4 Portas Lógicas NOR Objetivo: Portas Lógicas NOR; Obtenção da expressão Lógica a partir da Tabela e Simplificação (DeMorgan e Mapa K); montagem do circuito.. Fundamentos Teóricos: Referência Livro Texto: Capítulo 3. e 4. a 4.4. A partir da tabela abaixo, escrever a expressão (fórmula de interpolação) e fazer a simplificação (marcando os termos envolvidos em cada simplificação). A B C S Formula de Interpolação S = Simplificação.2 Reescrever a seguir a expressão simplificada obtida acima convertendo a mesma para usar somente portas NOR de 2 entradas (Uniformização em portas NOR -2 Entradas) 9

20 .3 Esquematizar o circuito com portas NOR de 2 entradas. A B C A B C 2. Procedimentos Experimentais: 2. Testar o funcionamento do módulo ou kit de montagem. 2.2 Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI (Aula ). 2.3 Numerar o esquema de acordo com o layout do CI 742 (Aula ) fig abaixo. 2.4 Montar o circuito no módulo ou kit de montagem fazendo todas as interligações. 2.5 Usar as chaves de níveis, nas entradas para verificar a tabela verdade. 2

21 AULA 5 Circuitos XOR XNOR e TREE STATE - Objetivo: Conhecer portas lógicas disponibilizadas na forma de Circuitos Integrados, assim como a lógica de acionamento das mesmas. Conhecer o dispositivo buffer threestate. 2 - Resumo Teórico: As portas lógicas são projetadas para receber dois níveis de tensão como sinal de entrada, o nível alto e o nível baixo. As saídas de portas lógicas também são projetas para funcional com esses dois níveis de tensão. Em diversas aplicações deseja-se isolar entradas de sistemas específicos dos estágios de saídas anteriores. O isolador lógico e chamado de buffer, e tem mais um estado de saída possível: o nível denominado ALTA IMPEDANCIA. Este dispositivo tem um terminal de controle que recebe um bit para HABILITAR ou DESABILITAR a passagem do sinal. Para o sinal, o buffer funciona como uma chave, que permite a passagem do sinal ou o impede. Entenda-se o nível Alta Impedância como sendo o estado ABERTO da chave. A S A S A S E 74LS25 E 74LS26 Equivalente lógico E Buffers três estados 74LS25 74LS26 E S E S L A L Alta impedância H Alta H A impedancia figura (): buffers three state não inversores Adicionalmente, temos as portas lógicas EX-OR e EX-NOR a serem apresentadas, e cujo comportamento e descrito na tabela, abaixo. PORTAS LOGICAS OU-EXCLUSIVO E NÃO-OU-EXCLUSIVO 7486 : OU ( EX-OR ) 74266: E ( EX-NOR ) Entradas saída entradas saída A B S A B S L L L L L H L H H L H L H L H H L L H H L H H H tabela (): comportamento lógico das portas EX-OR e EX-NOR Circuito Integrado Descrição : Quatro buffers three state 2

22 74 86 : Quatro portas lógicas EX-OR Circuito Integrado Descrição : quatro portas lógicas EX-NOR 74 : quatro portas lógicas NAND tabela (2): identificação dos terminais de entrada e saída relativos às aos buffers e as portas EX-OR, EX-NOR e NAND 3 IMPLEMENTACAO: 3. - Conectar corretamente os terminais do CI 7425 à matriz de contato do aparelho de teste. Não se esqueça de que o terminal 7 é ligado ao terra e o terminal 4 é ligado ao Vcc. Inverter estes terminais pode estragar o CI. Preencher a tabela equivalente, utilizando as palavras (LOW) e (HIGH) 2 3 S E A S A E 74LS2 5 22

23 3.2 Verificação do comportamento da porta lógica EX-OR vista isoladamente. Fazer as ligações indicadas na figura abaixo. Preencher a tabela equivalente, utilizando as palavras (LOW) e (HIGH) LEDs indicadores de nível lógico A B Implementar o circuito abaixo e mostre que o buffer funciona como isolador do sinal. A B S A B LS25 3 E E A B C S S2 4 - QUESTOES Por que há a necessidade de um dispositivo que apresente o terceiro estado de saída? 2 Pesquisar as portas lógicas que são vendidas comercialmente já implementadas com um terminal de habilitação da saída do tipo three state 23

24 AULA 6 Projeto final etapa (Circuito Decodificador e Display) Objetivo: Implementar o Decodificador e Display conforme figura.. Fundamentos Teóricos: conforme Referência Livro Texto: Capítulo 9.2 EXPERIÊNCIA : Projetar e testar um decodificador BHEXA (CI 9863) SOLUÇÃO para o projeto experiência : PASSO : Construir a tabela verdade na pagina a seguir: (considerando as entradas os 4 bits A B C D e as saídas os 7 segmentos a b c d e f g do display) para que seja mostrado os números (hexadecimais a F) no display que em decimais correspondem aos números N ( a 5) PASSO 2: Usando mapa K, encontrar os circuitos correspondentes para cada um dos segmentos do display. PASSO 3: Usando o Ci 9368 do Modulo de teste, testar o funcionamento do decodificador. 24

25 Execução da Experiência : Passo : Tabela verdade: A B C D a b c d e f g N display display a f g b e c d Na página a seguir a solução para as saídas f, g Terminar em casa o exercício: Achar e registrar a solução para as saídas a, b, c, d, e. 25

26 Passo 2 : Usando mapa K, encontrar os circuitos correspondentes para cada um dos segmentos do display. AB, AB, AB, a CD CD CD CD,,,, AB, AB, AB, b CD CD CD CD,,,, AB, AB, a = b = c AB, AB, CD CD CD CD,,,, AB, AB, d CD CD CD CD,,,, AB, AB, AB, AB, c = e d = AB, AB, AB, AB, e = g = CD CD CD CD,,,, g CD CD CD CD,,,, A B, AB, AB, A B, f = f CD CD CD C D,,,, AB, AB, AB, AB, A BC + AB+ C D+BD + AC AB+ AB C+AD + BC + C D 26

27 Passo 3: Procedimentos Experimentais: Teste do display e decodificador HEXA (CI 9368 catodo comum) do Modulo 8, preenchendo na tabela verdade abaixo a coluna Resultado MOD e compare com o Previsto. PREVISTO CHAVES RESULTADO CI BCD mod Hexa A B C D CI MOD L 3 L 2 L L A A B B C C D D A B C D SINAL DISPLAY fig etapa Decodificador DECODIFICADOR SELETOR 3: MONITORES SOMADOR / SUBTRATOR BCD GERADORES DOS SINAIS DE CONTROLE MODO `+/- PULSOS REG A CONTADOR BCD REG B PULSOS 2 27

28 EXPERIENCIA 2: Projetar e testar o Decodificador BCD e Display de 7 seguimentos SOLUÇÃO para o projeto experiência 2: PASSO : Construir a tabela verdade na pagina a seguir: (considerando as entradas os 4 bits A B C D e as saídas os 7 segmentos a b c d e f g do display) para que seja mostrado os números decimais no display PASSO 2: Usando mapa K, encontrar os circuitos correspondentes para cada um dos segmentos do display. PASSO 3: Usando o CI 7448 ou 7447 interligando-o ao display de 7 segmentos no Modulo do projeto final, testar o funcionamento do decodificador e display (etapa do projeto final) 28

29 Execução da Experiência 2: Passo: tabela verdade N A B C D a b c d e f g a f g b e d c CD CD CD CD,,,, AB, AB, AB, X X X X AB, X X g = A A B C B C B C B C C D B D opcional opcional opcional opcional opcional opcional = f A solução para as saídas f, g é mostrada acima Terminar exercício: Achar a solução para as saídas a, b, c, d, e. PASSO 2: Usando mapa K, encontrar os circuitos correspondentes para cada um dos segmentos do display. 29

30 AB, AB, AB, a CD CD CD CD,,,, AB, AB, AB, b CD CD CD CD,,,, AB, AB, a = b = c CD CD CD CD,,,, AB, AB, d CD CD CD CD,,,, AB, AB, AB, AB, AB, AB, c = d = e CD CD CD CD,,,, AB, AB, AB, AB, e = 3

31 Passo 3: procedimentos experimentais 3. Montar no módulo do projeto final um dos Displays de 7 segmentos (layout abaixo): CI 7448 display Catodo comum Display acende com nível (+5Vcc) g e f f e d a g d n/c a c b c b a f g b e d CI 7447 display Anodo comum Display acende com nível (terra) Nunca ligar direto na fonte + 5V - Para testar os displays sem o usar um dos CIs monte o fios de +5V (Vcc) e V (terra) no módulo com um resistor de 36 OHM. 3.2 Identifiquem no kit de montagem do projeto final qual o decodificador BCD (CI 7448 catodo comum alimentação display TERRA, ou 7447 anodo comum alimentação display,5v) que esta disponível, e monte o circuito do esquema correspondente fazendo a interligação do CI ao display e um barramento com as chaves +5v c g e f f e d a g d n/c R +5v a c b c b conectado em aberto 3

32 3.3 Testar o circuito preenchendo com as figuras na coluna resultado CI da tabela abaixo: PREVISTO CHAVES RESULTADO CI mod A 3 A 2 A A BCD Hexa A B C D CI MOD L 3 L 2 L L A A B B C C D D A B C D SINAL DISPLAY fig etapa Decodificador DECODIFICADOR SELETOR 3: MONITORES SOMADOR / SUBTRATOR BCD GERADORES DOS SINAIS DE CONTROLE MODO `+/- PULSOS REG A CONTADOR BCD REG B PULSOS 2 32

33 AULA 7 Circuitos XOR e XNOR; Aplicações. Objetivo: Circuitos XOR e XNOR; Aplicações: Gerador e Teste de paridade; Circuitos T/C. Fundamentos Teóricos: conforme Referência Livro Texto: Capítulo 4.6 a 4.8 Experiência : CIRCUITO GERADOR DE PARIDADE PAR. Procedimentos experimentais Testar o funcionamento do módulo ou kit de montagem Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI 7486 Layout abaixo (roteiro Aula ) Numerar as portas no esquema do circuito gerador de paridade Par para 4 bits ABCD Montar o circuito gerador de paridade para 4 Bits ABCD e verificar o funcionamento preenchendo a coluna res. da tabela verdade. chaves A B C D gerador de paridade PAR paridade P prev res. A B C D S S Vcc

34 Experiência 2: CIRCUITO True / Complement T / C Usando um CI 7486 (4 portas XOR) Layout abaixo e um CI 7447 ou 7448 (DECOFICADOR BCD) com DISPLAY de 7 segmentos; Montar um Circuito T/C (True/Complement) para 4 bits de entradas: B 3 B 2 B B, Vcc Procedimentos Experimentais Numerar no ESQUEMA abaixo do circuito T/C, os pinos das portas de acordo como layout (acima) do CI 7486 Montar o circuito T/C com 4 Bits entradas: B 3 B 2 B B no modulo do projeto final Interligue o circuito T/C com o decodificador (CI 7448/7) da Etapa. 34

35 Considerando que K é chave do modo T/C verifique o funcionamento do circuito preenchendo as colunas K = e K = da tabela a seguir: PREVISTO entr. fios coloridos RESULTADO K=T K=C B 3 B 2 B B K= K= Obs. Números a 5 figuras correspondentes (decodificador BCD) 35

36 AULA 8 Projeto final etapa 2 (Circuito somador e subtrator) Objetivo: Mostrar e testar CI 7483 Somador Binário Paralelo de 4 bits e implementar um circuito somador / subtrator (fig ) com um CI 7483 e um CI 7486 (usado na etapa como T/C) Fundamentos Teóricos: conforme Referência Livro Texto: Capítulo 4.6 a 4.8 e cap 6 SINAL DISPLAY I DECODIFICADOR Fig SELETOR 3: MONITOR etapa 2 SOMADOR / SUBTRATOR BCD REG B REG A GERADOR DE SINAIS DE CONTRÔLE MODO + / - PULSO PULSO 2 CONTADOR BCD 36

37 Procedimentos experimentais: EXPERIENCIA : teste do circuito somador binário pleno de 4 bits Coloque um CI 7483 (layout ao lado) no modulo do projeto final ligando a alimentação pinos 2- terra () e v (). B 3 3 C 4 C B A V A 3 A 2 B 2 B A Complete o esquema (abaixo) Numerando no circuito somador de acordo com os pinos do layout do CI 7483 acima. Fazer a interligação do barramento de terra no SOMADOR (CI 7483)com 4 fios p/ A 3 A 2 A A e 4 fios para a entrada B 3 B 2 B B Lembre que ligado no terra é e desligado (aberto). Interligue as saídas do somador nos pinos do Decodificador CI 7448 / 47; o pino C 4 no ponto do display e o pino C no terra. Escreva abaixo 2 somas de dois números (A e B) de 4 bits,s = A + B no modelo: Teste o circuito descrevendo e executando as contas abaixo, destacando os resultados intermediários e no final desenhando o display. A= B= A= B= S= A + B S < 9 S= A + B S > 9 37

38 EXPERIENCIA 2: CIRCUITO SOMADOR / SUBTRATOR DE 4 Bits Procedimentos Experimentais. Interligue agora um CI 7486 (repetindo a numeração dos pinos) usado na AULA 6 como T/C, ao CI 7483 (repetindo a numeração dos pinos folha anterior) para implementar o circuito somador / subtrator conforme esquematizado abaixo: O no. B agora é conectado no 7486 (T/C) B 3 B 2 B B 2. Escreva abaixo 3 somas de dois números (A e B) de 4 bits,s=a+b no modelo: 3. Com a chave modo T = C = Teste o circuito descrevendo e executando as contas abaixo, destacando os resultados intermediários e no final desenhando o display. A= B= A= B= A= B= S= A + B S = 9 S= A + B 9< S <5 S= A + B S > 5 38

39 4. Com a chave modo C = C = o circuito executa uma subtração: B 3 B 2 B B 5. Escreva abaixo 3 subtrações de dois números (A e B) de 4 bits,s = A - B A + (- B) no modelo: 6. Com a chave modo C = C =, Testar o circuito, descrevendo e executando as contas abaixo, destacando os resultados intermediários e no final desenhando o display. A= B= A= B= A= B= S= A - B A = B S= A - B A > B S= A - B A < B 39

40 AULA 9 Projeto final etapa 3 (Correção BCD e sinal) Objetivo: implementar a correção do código BCD (quatro bits decimais de a 9) quando o resultado da soma for maior que 9 para visualização em decimal (display de 7 segmentos); visualização do sinal de negativo e obtenção do numero positivo (módulo) para resultados de subtração A B quando o número B > A. SINAL DISPLAY I fig etapa 3 projeto final DECODIFICADOR SELETOR 3: MONITOR SOMADOR / SUBTRATOR BCD REG B REG A GERADOR DE SINAIS DE CONTRÔLE MODO + / - PULSO PULSO 2 CONTADOR BCD. Fundamentos Teóricos: Nesta etapa fazemos a descrição de um exemplo de projeto de circuitos combinacionais e aritméticos através da solução do seguinte exercício: A partir de um Somador / Subtrator binário paralelo de dois números A e B de quatro bits (obtido na 2ª etapa); Projetar a Correção do código BCD na soma A+B > 9, a visualização do sinal de negativo e obtenção do numero positivo (módulo) na subtração A B quando o número B > A, para visualização do resultado em decimal considerando que: I Na Soma - Os algarismos decimais A e B a serem somados estão no intervalo de [ a 9] - O resultado de cada soma será de 2 (dois algarismos) e deverá ser mostrado em displays de 7 segmentos prevendo dois casos:. Quando o resultado da soma for menor ou igual a 9 deve ser mostrado apenas o algarismo da direita. 2. Quando o resultado da soma for maior que 9 o algarismo da esquerda, deverá ser apenas (ié o vai ) e o algarismo da direita, deverá ser o resultado corrigido para visualização em BCD. II Na Subtração - Os algarismos decimais a serem subtraídos estão no intervalo de [ a 9] - O resultado de cada subtração será de algarismo que deverá ser mostrado no display da direita e quando este resultado for negativo deverá ser feito a sinalização com uso de SMC 2 e o sinal do resultado ( - ) mostrado no display da esquerda. 4

41 Solução: Considerando que os circuitos Somador / Subtrator binário paralelo de 4 bits (Aula 7) realizam a soma de dois números A e B de 4 bits fornecendo uma saída composta de 5 bits onde chamamos de soma os quatro bits menos significativos ( S 3 S 2 S S ) e o quinto bit S4 de estouro C4 conforme abaixo: C4 C3 C2 C C Para a Soma A3 A2 A A B3 B2 B B S4 ( S3 S2 S S ) Obtenção do algarismo da esquerda (acender ou não o n o. ou seja, o vai na soma) O algarismo da esquerda deve acender se e somente se estivermos fazendo uma soma E esta soma for maior que 9, portanto: - Passo : Podemos usar uma porta ( E ) AND com inversor numa entrada para habilitá-la a transmitir o nível que estiver na outra entrada, ou seja se K = C = (sendo K a chave modo (T/C) da soma no Somador / Subtrator projetados na etapa 2 (Aula 7) nível invertido nível libera a porta ( E ) AND para a outra entrada. - Passo 2: Na outra entrada da chave AND o nível deve ser se a soma > 9 ( OU ) se a soma > 5 * (ocorre o estouro C 4 = ) então usamos um (OR) que permitirá passar adiante o nível para a saída do ( E ) que interligada convenientemente nos segmentos b e c do display da esquerda irá acender o algarismo da esquerda ( ): * Observação: em circuito somador o resultado pode ser menor que 9 entretanto ser ao mesmo tempo maior que 5, por exemplo: Resultado = 7 os 4 bits menos significativos da soma corresponde ao numero 2 < 9 e o quinto bit é o estouro C 4 = significa que o numero em decimal é maior que quinze. Esquematizando conforme descrito acima: Ligar o C na ª Entrada do AND se for soma (C = ) libera Ligar na 2ª Entrada do AND a saída do OR se a soma passar de 9 (OU) passar de 5 se for soma Co = libera se for subtração Co = carry C'4 = indica se passar de 5 trava p/ display da esquerda acende algarismo da esquerda quando soma passar de 9 4

42 Considerando o esquema do primeiro Somador/ subtrator que foi projetado na etapa 2 (Aula 7) acrescentamos abaixo a solução para o algarismo da esquerda. - Passo 3: Achar o circuito que vai indicar quando a soma passar de nove conforme abaixo: se for soma Co = libera se for subtração Co = trava p/ display acende algarismo da carry C' 4 indica se passar de 5 esquerda quando passar de 9 C' 4? A 3 4 A A 8 A T/C 4 B S 3 B S 2 B 7 6 S B 9 S C = 3 modo = soma A+B modo = subtração A - B Solução: o circuito que verifica se a soma ( S3 S2 S S ) é maior que 9 pode se obtido diretamente com o uso do Mapa de Kanought mostrado abaixo: SS S3S2,,,,, 3 2, , Esquematizando a solução: S3.(S2 + S) S 3, 8 9 S3.S2 + S3.S S3.(S2 + S) S 2 S 42

43 Acrescentando esta solução no esquema do circuito anterior obtermos: se passar de 5 se for soma Co = se for subtração Co= libera trava quando passar de 9 S 3 p/ display esquerdo acende algarismo da esquerda segmentos b e c Display esquerdo S 2 carry C 4 S A 3 4 A 2 3 A A T/C 4 B S 3 B S 2 B 7 6 S B 9 S Display direito 3 C = modo = soma A+B modo = subtração A - B Obtenção do algarismo da direita Quando a soma for maior que 9 precisamos corrigir o código BCD para visualização em decimal, para isto usamos um outro somador / subtrator binário de 4 bits interligando convenientemente os outros circuitos para somar (6)*, conforme mostrado na próxima figura. * o algarismo da direita deve ser mostrado no display de 7 segmentos (maior valor = 9); Numa soma decimal que ultrapassa a base (), o algarismo da direita é o total subtraído da base () e o valor que ultrapassa é o transporte (ou seja o vai ), portanto, temos que obter numero sinalizado (-) usando o sistema de complemento a 2 (SMC2 = SMC + ) que corresponde a somar (6 ) em binário, como mostrado no exemplo abaixo: Exemplo: 9 ou seja 9+3 =(2 - ) = 2 e vai, entretanto () +3 + SMC (inverte bit a bit) 2 (2) Código BCD inválido + ( ) + ( 6) SMC2 (6) (-) (8) Algarismo da direita corrigido ( 2 ) 43

44 Se a soma for menor ou igual que 9 o segundo somador / subtrator com o C = somará zero () ao binário: S3 S2 S S que vai para o display da direita sem correção. se for soma Co = se for subtração Co= libera trava g b g f a b se passar de 5 quando passar de 9 soma>9 ou soma >5 c. e d c. S 3 S 2 (soma>9 ou 5) A 3 A 2 3 A A 8 carry C T/C 4 B S 3 B S 2 B 7 6 S B 9 S 3 S T/C C sem uso dec B C 9 D C = modo = soma A+B modo = subtração A - B soma Para a Subtração: Obtenção de um DETECTOR DE SINAL DA SUBTRAÇÃO A B; Considerando os exemplos a seguir: A > B 8-5 = 3 5 c Q - 5 c2 8 positivo C 4 resultado A = B 4-4 = 4 c Q - 4 c2 4 positivo C 4 resultado A < B 4-9 = - 5 ` - 9 Q C 2 ` ` C 4 negativo resultado = 44

45 Conclusão: O sinal vai ser determinado pelo valor do estouro C 4, portanto, podemos obter o circuito que acende o segmento g do display da esquerda quando C 4 = conforme solução para tabela verdade abaixo (o sinal de menos deve acender somente quando for subtração modo = e o resultado é negativo C4 = ) * Solução: C 4 MODO? C 4. M * S olu ç ão a) Da expressão da solução acima esquematizada conforme figura a seguir temos uma Porta AND como uma chave: que será Habilitada se a entrada MODO ( C ) = (Chave K do circuito T/C no modo subtração) e passa adiante o nível quando invertemos C 4 = (o resultado é negativo), e a saída interligada ao display esquerdo no segmento g irá acender o sinal de (negativo). Para som / sub de correção carry C 4 C = _ Para display esquerdo segmento g b) A saída interligada também na chave K do Circuito T/C e Co no segundo somador / subtrator binário de 4 bits aciona o complemento a 2 (SMC2) sobre o resultado negativo obtido da subtração do primeiro somador / subtrator binário de 4 bits corrigindo (executado o módulo do no. negativo) o resultado (algarismo da direita) que aparece no display da direita. c) O circuito do somador / subtrator usado para correção na soma deverá ser modificado (figura a seguir) para que a entrada do numero A seja () ligada no nível (terra), sempre que o resultado na saída do primeiro somador / subtrator for um no. negativo, 45

46 ou seja, C 4 = e a operação que esta sendo realizada é uma subtração, ou seja, K = C =, permitindo que este segundo somador some, e neste caso execute apenas o complemento a 2 necessário para a correção do numero negativo para ser mostrado no display da direita Esquema da correção de resultado negativo de subtração e para mostrar o sinal (menos) A - B CI 7483 CI 7483 A 3 4 Estouro 4 A 2 3 Carrier out C4 3 A 8 8 A CI 7486 CI 7486 B 3 T / C T / C B 3 / B 3 6 S 3 / S 3 6 B 2 B B B 2 / B S 2 / S B / B 7 9 S / S DISPLAY D B / B S / S 3 3 d) A correção considerada acima somente ocorrerá quando a operação que esta sendo realizada é uma subtração, ou seja, K = C=, que resulta em saída (terra) no circuito ligado no display da esquerda, podemos portanto interligar esta saída na entrada do numero A do circuito do somador / subtrator usado para correção na soma. Considerando o esquema inicial e todas as modificações realizadas até agora é mostrado á seguir o Esquema completo da etapa 3 Projeto Final 2. Procedimentos Experimentais: Observando o esquema completo mostrado na próxima figura do somador binário de 4 bits com a correção BCD descrita nesta etapa serão necessários os seguintes CIs 748 AND, 7432 OR e 744 Inversor, bem como o uso de mais um display. 2. Testar o funcionamento do módulo ou kit de montagem. 2.2 Colocar o(s) CI(s) no módulo ou kit de montagem e testar as portas do CI (Aula ). 2.3 Numerar todos os pinos nos esquemas abaixo (considerando a numeração já executada nas etapas e 2) e esquematizar todas as interligações: com o decodificador BCD (CI 7448/7), display esquerdo, CIs da correção BCD incluindo o segundo conjunto somador subtrator. O esquema completo do somador binário de 4 bits com correção BCD DISPLAY E 46

47 g f a b g f a b e d c. e d c. 744 p/ display esquerdo segmentos b e c 748 C S S C' 4 C 4 sem uso 4 A A A 8 8 A T/C T/C B S B S B S 8 7 B 3 9 S 3 2,5,9,2 3 2,5,9, / 7 Decod f g a b c d e C = modo = soma A+B modo = subtração A - B branco _ p/ display esquerdo segmento g O circuito acima será implementado usando uma UNIDADE LOGICA E ARITMÉTICA ULA mostrado no próximo esquema 47

48 48

49 2.4 Completar o esquema do circuito com (ULA- CI 748) conforme acima: Numerar os pinos de todos os CIs (considerando a numeração já executada nas etapas e 2) e Esquematizar todas as interligações entre os pinos identificados de todos os CIs: decodificador BCD (CI 7448/7), display esquerdo, CIs da correção BCD incluindo a ULA e o conjunto somador subtrator da correção. CI 748 Unidade Lógica e Aritmética ULA S 3 S 2 S S A=B ~P ~G C N V V NOME DOS PINOS Pino E/S Descrição A 3..A entrada Primeiro operando B 3..B entrada Segundo operando S 3..S entrada Seleção da função M entrada Modo: =lógica; =aritmetica C N entrada /Cin transporte de entrada invertido F 3..F saída Resultado da operação A=B saída Indica que A=B G saída Gerou transporte (para carry look-ahead) P saída Propagou transp.(para carry look-ahead) C N+4 saída /Cout transporte de saída invertido A 3 A 2 A A B 3 B 2 B B C N F 3 F 2 F F M FIG LAY-OUT FUNCIONAL 748 Pinos SOMA A + B Pinos 4, 5, 7 outras funções SUBTRAI A - B Pinos 2, 24 alimentação Carry in: Cn = SOMA Cn = SUBTRAÇÃO Carry out: Cn+4 = SOMA < 5 ou SUBTRAÇÃO < Carry out: Cn+4 = SOMA > = 5 ou SUBTRAÇÃO > 49

50 2.5 Testar o circuito apenas com SIMULAÇÃO (NAS FOLHAS A FRENTE) da seguinte forma: Descrevendo e executando as contas indicadas; ESCREVENDO todos os resultados intermediários destacando o que acontece ULA e no SOM/SUB de correção. No final desenhando o display o resultado esperado de cada conta TESTE DA SOMA S PARA AS TRES POSIBILIDADES: S=A+B PARA S<9 S=9 e S>9 S=A-B PARA A>B A=B e A<B 5

51 S = A + B S < 9 5

52 S = A + B S = 9 52

53 S = A + B S > 9 53

54 S = A - B A > B 54

55 S = A - B A = B 55

56 S = A - B A < B 56

57 AULA - Projeto final etapa 4 (Seletor) Objetivo: Circuitos Multiplexadores Digitais, e implementar seletor (etapa 4 do projeto final mostrado na figura ) usando CIs Fundamentos Teóricos: Referência Livro Texto: Capítulo 9.7 a 9.9 A figura 2 abaixo mostra o esquema de um mux 4: usando portas AND e OR e abaixo o mesmo circuito usando portas de 2 entradas (CI 748 e 7432): figura : figura 2: SINAL DISPLAY I DECODIFICADOR SELETOR 3: Etapa 4 MONITOR I I MUX 4 : A A S I I I 2 I 3 SOMADOR / SUBTRATOR BCD REG B REG A GERADOR DE SINAIS DE CONTRÔLE I 2 MODO + / - PULSO CONTADOR BCD PULSO 2 I 3 Fig CALCULADORA BCD. Um MUX 4: como mostrado na figura 2 pode ser simbolizado conforme a seguir: A A I I I 2 I 3 Mux 4 X S A A 57

58 .2 O CI 7453 possui (2) dois circuitos MUX 4X conforme layout mostrado a seguir: Layout do CI 7453 (2 x MUX 4: ) select +5V strub A I 3 I 2 I I Saída Mux strub A I 3 I 2 I I Saída Mux select Considerando que para o projeto do SELETOR temos que selecionar 3 rotas, sendo uma de cada vez para encaminhar os 4 bits do numero A, B e do resultado da Soma ou Subtração para decodificação no Display (da direita), e que cada CI só encaminha 2 bits para a suas duas saídas, então precisamos de 2 CIs 7453 (dois MULTIPLEX 4:) que permitirá com a interconexão do respectivos endereços A A encaminhar em paralelo os 4 bits (cada mux 4: encaminha bit). CI Procedimentos Experimentais 2. Numerar o esquema abaixo de acordo com o layout do CI 7453 acima: 2.2 Usando o kit de montagem teste O MUX e MUX 2 de dois CIs 7453: TESTE DO MUX e MUX 2: configure as entrada de dados e endereços na tabela conforme a seguir: coloque I= (terra), I=I2=I3= (não conectados) e A =, A = a saída será S= S2 = I = apaga o led. Repetindo este procedimento para os outros valores de I, I, I2, I3, e A e A I I I 2 I 3 A A I S I S 2 I I I 2 I 3 Mux 4 X S terra(volts) I A A I I 2 I 3 Mux 2 4 X S 2 58 A A

59 2.3 Esquematizar a seguir o seletor no modulo do projeto final definindo o encaminhamento dos endereços e desenhando as interconexões correspondentes (exemplo mostrado em aula), bem como colocando a NUMERAÇÃO dos pinos do CI 7453 conforme folha anterior e completando a numeração já definida para a saída do somador S 3 S 2 S S Somador S 3 S 2 S S 7453 Mux 4 X A A DISPLA Y Reg A Q 3 Q 2 Q Q 7453 Mux 2 4 X A A S S 2 - S 7 - S decodificador Mux 4 X Reg B A A Q 3 Q 2 Q Q Mux 2 4 X A A controle Q Q 2.4 Colocar os CIs 7453 no módulo do projeto e fazer apenas as ligações da alimentação incluindo os strubs conforme Layout e interligar os pinos de endereçamento dos dois CIs. A conclusão desta etapa será realizada no último laboratório (interligação final do seletor com o somador/subtrator e os registradores A e B. e Controle). 59

60 AULA - Projeto final etapa 5 (Pulso e Pulso 2) Objetivo: Implementação dos dispositivos Pulso e Pulso 2 (chave sem rebatimento) que serão usados respectivamente com clocks (gatilhos) dos dispositivos contador BCD e gerador de sinais de controle conforme ilustrado na figura - etapa 6 abaixo. SINAL I DISPLAY DECODIFICADOR SELETOR 3: MONITOR SOMADOR / SUBTRATOR BCD MODO + / - PULSO REG B Fig E T A P A 6 REG A CONTADOR BCD GERADOR DE SINAIS DE CONTRÔLE PULSO 2. Fundamentos Teóricos: Referência Livro Texto: Capítulo 5 Flip Flop SR ativado e desativado com nível baixo: FF S R Exemplo de Aplicação: a) A trepidação de um contato mecânico gera múltiplas transições na tensão; b) latch NAND usado para eliminar as múltiplas transições na tensão. 6

61 Os circuitos Pulso e Pulso 2 são dois flip-flop SR (lath - NAND) como chave antirebatimento (debouncing anti-ruido sem-trepidação) conforme esquemas abaixo: PULSO PULSO 2 2. Procedimentos Experimentais Testar o funcionamento do módulo ou kit de montagem. Colocar dois CIs 74 ( 4 portas NAND - layout abaixo) no módulo ou kit de montagem e testar as portas do CI (Aula ). Numerar os esquemas acima de acordo com o layout fig abaixo. Montar os circuitos dos esquemas numerados acima usando um CI 74 para Pulso e outro para o Pulso 2 no modulo do projeto final fazendo as interligações correspondentes. 5. Usar um fio ligado no terra ( v comum) para colocar níveis ou (em aberto) nas entradas e verificar a tabela verdade abaixo: Fazer na sequencia S R Q Q X X liga = imprevisível Resetado Repouso Setado Repouso proibido?? assume qq estado 2 3 6

62 AULA 2 Projeto final etapa 6 (Contador BCD) Objetivo: Implementar um dispositivo que execute a contagem de a 9 (BCD) para introdução dos números A e B na Calculadora BCD (figura etapa 6) e um contador que conte na seqüência SINAL I DISPLAY DECODIFICADOR SELETOR 3: MONITOR SOMADOR / SUBTRATOR BCD REG B REG A GERADOR DE SINAIS DE CONTRÔLE MODO + / - PULSO 2 PULSO CONTADOR BCD Fig E T A P A 6 Fundamentos Teóricos: Referência Livro Texto: Capítulo 5. Dispositivos de Memória: CI 74LS76 (FF JK - ME) e CI 749 contador de década.. Completar o Esquema abaixo para um circuito Contador assíncrono modulo 4 (-3) com flip-flop FF JK ME, (conforme exemplo mostrado em aula) e Numerando o esquema conforme os pinos no layout do CI 74LS76. Q Q K Q Q K Q Q J J J 74LS76 Q Q K K ck pr cl J V c c Ck pr cl 62

63 O circuito acima pode ser usado como Gerador de Sinais de Controle no Projeto, entretanto vamos usar o Contador Síncrono a ser Projetado na 8 a etapa. Para o simular o teste do circuito siga a sequencia da tabela para cada transição negativa de clock. Lay out CI 7476 Ck S S sem inicio --> clear = clock em Hz 2 3 K Q Q K 2 74LS76 Q Q J ck pr cl J V c c Ck pr cl..2 Esquematizar usando FF-JK ME, um contador de faixa (-9) assíncrono completando o desenho (conforme exemplo mostrado em aula) e Numerando as portas conforme layout do CI 74LS76 acima. Q 3 Q 2 Q Q J K Q J K Q Para o simular o teste do circuito siga a sequencia da tabela para cada transição negativa de clock. comb. Q3 Q2 Q Q Questão: descreva á seguir quais são os CIs que utilizados para este projeto (contador de faixa (-9) assíncrono) J K Q J K Q 63

64 OBSERVAÇÃO: Usaremos um Contador de década do CI 749 (LAYOUT ABAIXO) no Projeto final etapa 6 Contador BCD. CI NC ,,, 2, 3, NC 5 +5V 6 7 (CONTADOR DE DECADA PSEUDO-SÍNCRONO) Lay out CI 749 Funcionamento normal: Os pinos 2 e 3 (interligados) e conectados na posição (terra) Os pinos 6 e 7 (interligados) e conectados na posição (terra) Zerar o contador: Retirar e voltar para o terra os pinos 2 3 Colocar a saída em nove: Retirar e voltar para o terra os pinos 6 7 (normal) ( ) (normal) ( 9 ) chave A chave B Projeto do Contador BCD: - COMPLETAR esquema na próxima pagina de um circuito contador de década considerando CI 749 layout (ACIMA). Sugestão: (linhas tracejadas ) Fazer a interligação do Q como o clock síncrono do contador Q3 Q2 Q e ligar o Ck de entrada do contador Q usando o clock gerado pelo circuito Pulso (etapa 5)..3 Numere o desenho do esquema conforme Layout do CI 749 e interligue com circuito Pulso (etapa 5) repetindo a numeração dos pinos (CI 74 ) 64

65 Pulso 74 Q3 Q2 Q ALIMENTAÇÃO 5 = +5V MANTÉM Q 65

66 2 Procedimentos Experimentais 2. Testar o funcionamento do módulo ou kit de montagem. 2.2 Testar o Contador assíncrono modulo 4 ( a 3) verificando a tabela verdade correspondente. 2.3 Monte o circuito esquematizado no item..3 contador BCD (CI 749) no modulo do projeto final, interligando Q3 Q2 Q Q respectivamente aos pinos 6, 2,, 7 do dec BCD (7448) para visualização no Display. 2.4 Teste o contador BCD verificando a tabela verdade correspondente. comb. Ck Q3 Q2 Q Q se quizer começar no colocar os pinos 2 e 3 temporariamente em e voltar para Verifique que o circuito dever seguir a seqüência da tabela para cada transição negativa de cl 2.5 Instale o CI 7476 e no modulo do projeto final preparando para a próxima etapa 66

67 AULA 3 Projeto final etapa 7(Gerador de sinais de controle) Objetivo: Implementar o circuito gerador de sinais de controle através do projeto de um contador síncrono (faixa --2-) usando o CI 7476 (2 x FF JK ME). Fundamentos Teóricos: Referência Livro Texto: Capítulo 5.6 a 5.8; 7.5, 7.8 a 7.22 SINAL DISPLAY DECODIFICADOR SELETOR 3: MONITORES GERADOR DE SINAIS DE CONTROLE CONTADOR SINCRONO DE ( a 2) SOMADOR / SUBTRATOR BCD MODO `+/- REG A REG B Gerador GERADORES DOS SINAIS de Sinais DE de CONTROLE controle PULSOS 2 PULSOS CONTADOR BCD fig etapa 7 Projeto para um contador síncrono: Seqüência --2- Descrever a seguir um Diagrama de Estados e a Solução:usando mapa de Karnough duas variáveis 67

68 . Esquematizar a solução: fazendo as interconexões segundo os valores encontrados para J, K, J, K e Numerando o desenho abaixo conforme os pinos do layout do CI K Q Q K Q Q J Q Q 74LS J J ck pr cl J V c c Pulso 2 Ck pr cl Q K K Q Ck 74 Interligar o Clock de entrada Ck usando o circuito Pulso 2 (indicando a numeração dos pinos correspondentes da Aula 5) 2. Procedimentos Experimentais 2. Monte o circuito do esquema numerado no item. GERADOR DE SINAIS DE CONTROLE (CI 7476) no modulo do projeto final, interligando as saídas Q e Q a dois leds (circuito Monitor). 2.2 Testar o funcionamento do circuito Gerador de Sinais de Controle conferindo a visualização dos 3 (três) sinais de controle na seqüência --- com os dois leds (circuito Monitor). 2.3 Observar as interligações necessárias de acordo o planejamento (fig ) visando a próxima etapa: Q Vai p/ REG A, Q vai p/ REGA e as duas saídas Q Q vão como entradas de endereço dos Mux 4:do Seletor. 68