Projecto de Sistemas Digitais - EEC0055 4º ano, 1º semestre /08

Transcrição

1 Mestrado Integrado em Engenharia Electrotécnica e de Computadores FEUP Projecto de Sistemas Digitais - EEC0055 4º ano, 1º semestre /08 António José Duarte Araújo

2 Projecto de Sistemas Digitais Fluxo de projecto e metodologias Setembro de 2007 António José Duarte Araújo

3 Projecto de hardware digital Tecnologias digitais cada vez mais importantes vastas áreas de aplicação evolução tecnológica exponencial (lei de Moore) tamanho, consumo, rapidez custo continua a descer (um PC custa 500!) Um sistema electrónico digital deve ser (numa perspectiva industrial): bom - satisfazer a funcionalidade com fidelidade e fiabilidade barato - custo mais baixo possível, sem comprometer a qualidade Projecto de hardware digital if it wasn t hard they wouldn t call it hardware, J.F. Wakerly ferramentas computacionais ajudam the little gray cells mas não substituem! AJA, FEUP PSDI - Fluxo de projecto e metodologias 3 Fluxo de projecto ideia sistema (abstracto) um intensidade controlador luminoas de ligar e desligar luzes de para casa entra sempre ou sai da que casota anguem cao 1 - receptor que se chama bobi do tem tambem um gato que e se 2 -chama um cpu tareco para calcular a luz 3 - interface de potência interface processador memória clock or posedge reset) begin case(state) start: begin if ( enable) ready <= 1; else ready <= 0; state <= waitfor; end endcase end validação circuito (RTL lógico) D Q validação mapeamento tecnológico D Q validação fabrico teste IC AJA, FEUP PSDI - Fluxo de projecto e metodologias 4

4 Concepção: da ideia ao produto Ideia clarificar e estruturar a ideia, definir especificações um produto é muito mais do que o sistema digital por vezes um projecto é iniciado com especificações incompletas Exequibilidade boas ideias podem não ser praticáveis custo ou risco elevado tecnologia não acessível, não dominada ou não adequada tempo de desenvolvimento demasiado longo Implementação parte do projecto pode ser independente da tecnologia alvo, mas... deve ser decidida o mais cedo possível no ciclo de projecto AJA, FEUP PSDI - Fluxo de projecto e metodologias 5 Aspectos tecnológicos Que tecnologia escolher? ASIC, FPGA, componentes off-the-shelf? Particionamento arquitectural um sistema pode não caber num único componente tamanho, número de terminais, tecnologia de fabrico divisão da funcionalidade (por exemplo, analógico vs. digital) selecção dos componentes e da tecnologia de montagem interface CPU LSI ASIC funcionalidade rapidez disponibilidade número de pinos encapsulamento fabricante(s) memória I/O proc co-proc mp RAM PCB COB MCM wire-wrap AJA, FEUP PSDI - Fluxo de projecto e metodologias 6

5 Tecnologias de implementação ASIC (CMOS) centenas de MHz, baixo consumo, custos fixos elevados densidades: 250K gates/mm2 (90nm), 320K (65nm), FPGA centenas de MHz, consumo elevado, semcustosfixos reconfiguráveis gates equivalentes num único chip Microcontroladores/microprocessadores baixo custo, baixo desempenho, programáveis muitas configurações com variados periféricos Exemplos: os PIC da Microchip, muitos derivados do 8051 Circuitos discretos circuitos off-the-shelf, funções específicas (ASICs) circuitos integrados digitais para SSI e MSI (série 74 ) AJA, FEUP PSDI - Fluxo de projecto e metodologias 7 Tecnologias de implementação Tempo de prototipagem Volume de produção para amortização Standard cells Full-custom ICs FPGAs, Gate arrays PLDs Custo, densidade, velocidade Complexidade do processo AJA, FEUP PSDI - Fluxo de projecto e metodologias 8

6 ASIC/FPGA: a escolha Aspectos a ter em consideração: rapidez (MHz, MIPS, MFLOPS) consumo de energia tamanho físico custo (ferramentas de CAD, prototipagem e produção) complexidade do projecto flexibilidade (evoluções futuras?) fiabilidade testabilidade dissipação térmica compatibilidade electromagnética resistência mecânica AJA, FEUP PSDI - Fluxo de projecto e metodologias 9 Ferramentas de projecto CAD/CAE (Computer Aided Design/Computer Aided Engineering) fundamentais para projectar em tempo útil circuitos complexos muitos problemas são NP-hard (p.ex., optimização place&route) Ferramentas CAD/CAE trabalham com representações electrónicas de SDs (modelos) exemplos de ferramentas CAD/CAE: captura esquemática (faz mais do que desenhar o circuito lógico...) síntese (layout, lógica, RTL, alto nível) desenho físico (layout), verificação de regras geométricas simulação lógica (verificação funcional) edição de texto (documentação e não só!) análise temporal simulação eléctrica modelação e simulação de faltas geração de vectores de teste análise térmica AJA, FEUP PSDI - Fluxo de projecto e metodologias 10

7 Modelação de circuitos digitais Representações electrónicas de um circuito digital usadas e transformadas por ferramentas de CAD/CAE Note-se que um modelo é uma aproximação que pode ser boa ou má rigor detalhe aproximação da tecnologia a simulação de um modelo nunca é igual ao seu funcionamento real Tipos de modelo: modelos estruturais (esquemáticos) detalham a estrutura do circuito, interligando módulos ( componentes ) modelos comportamentais (HDLs, state charts, tabelas) descrevem apenas o comportamento do sistema mistos (exemplo: top-level estrutural; resto comportamental) AJA, FEUP PSDI - Fluxo de projecto e metodologias 11 Diagrama Y estrutural processadores, memórias registos, muxs portas lógicas transistores dispositivo transferências entre registos expressões booleanas funções de transistores layout de transistores fluxogramas, algoritmos comportamental sistema lógico RTL níveis de abstracção células módulos, chips placas, MCMs físico AJA, FEUP PSDI - Fluxo de projecto e metodologias 12

8 Hierarquia e modularidade Conceitos semelhantes aos empregues em programação estruturada Objectivos: estruturar o projecto permitir a reutilização de módulos facilitar a verificação do projecto simplificar a produção da documentação (geralmente esquecida!) Quanta hierarquia? critérios principais: funcionalidade e granularidade (complexidade dos módulos) diferenças importantes da hierarquia em software: não significa reduzir a complexidade do hardware geralmente desaparece em algum estágio da implementação AJA, FEUP PSDI - Fluxo de projecto e metodologias 13 Metodologias de projecto bottom-up (capture and simulation) hierarquia criada de baixo para cima (lógico RTL sistema) ciclo de projecto: desenhar os circuitos mais simples (ou usá-los se existirem) validar com simulação esses circuitos usá-los na construção de outros circuitos mais complexos top-down (describe and synthesize) hierarquia criada de cima para baixo (sistema RTL lógico) ciclo de projecto especificar o sistema de forma comportamental sintetizar e avaliar as soluções resultantes de diferentes restrições na prática usa-se uma mistura de top-down e bottom-up AJA, FEUP PSDI - Fluxo de projecto e metodologias 14

9 Especificação: abordagem tradicional Forma estrutural: captura esquemática interligação de portas lógicas, flip-flops, componentes RTL, bibliotecas de componentes específicas de uma tecnologia anotação do desenho com atributos nomes, parâmetros, restrições para implementação captura a estrutura (física) do circuito transformado de forma optimizada para uma tecnologia alvo Forma comportamental: tabelas de verdade, expressões booleanas conveniente para blocos de lógica combinacional ou FSMs minimização lógica codificação de estados representação textual, tradução automática para um circuito lógico independente do meio de implementação AJA, FEUP PSDI - Fluxo de projecto e metodologias 15 Especificação: abordagem actual Projecto a níveis de abstracção mais elevados representações comportamentais ao nível RTL e algorítmico linguagens normalizadas para descrição de hardware suportadas por ferramentas de síntese automática combinam modelação estrutural com comportamental permitem ao projectista abstrair-se da tecnologia alvo portabilidade e facilidade de manutenção e documentação redução do ciclo de projecto permite explorar melhor o espaço de soluções Comparação com a programação de computadores: nível de abstracção crescente código máquina assembly C, C++ layout portas lógicas HDLs AJA, FEUP PSDI - Fluxo de projecto e metodologias 16

10 Validação do projecto Simulação funcional verificação funcional da especificação realizada a diferentes níveis de abstracção (sistema ou RTL) verificar que é satisfeita a funcionalidade desejada se não funciona detecção e depuração de erros (debug) problemas: como definir os vectores de simulação? como se sabe que o resultado é correcto? quão exaustivo é o teste e qual a taxa de cobertura (code coverage)? fontes de erro mais comuns especificações incompletas, ligações erradas ou nomes trocados uso incorrecto de ferramentas de síntese automática má organização das várias versões de um projecto os computadores não erram, os humanos sim são humanos que criam as ferramentas de software! AJA, FEUP PSDI - Fluxo de projecto e metodologias 17 Validação do projecto Análise temporal circuitos lógicos introduzem atrasos a simulação dá resultados correctos considerando os atrasos? qual o desempenho? o que limita o desempenho e como se pode melhorá-lo? modelos de atrasos específicos de uma tecnologia dependem do circuito em que um componente se insere (fan-out) quanto mais completo é o modelo, mais complexa é a simulação tplh, tphl, tr, tf (mínimos, típicos e máximos) interligações também introduzem atrasos função do comprimento e da forma só são conhecidos após a implementação ao nível físico valores significativos em tecnologias reconfiguráveis (p.ex., FPGAs) AJA, FEUP PSDI - Fluxo de projecto e metodologias 18

11 Implementação Síntese lógica Tradução automática de descrições abstractas (textuais) Resultado é uma netlist que interliga blocos primitivos Portas lógicas, flip-flops, buffers, RAMs, Cadablocotem umarepresentação física determinada Place&Route Colocação física desses blocos numa área determinada Minimizar a área, maximizar as relações de proximidade Construir as interligações definidas no netlist Satisfazer restrições temporais, minimizar a área Sinais de relógio devem ser tratados à parte Ferramentas e processos dedicados para sinais desse tipo AJA, FEUP PSDI - Fluxo de projecto e metodologias 19 Teste do sistema fabricado Testar para quê? minimizar ( 0%) o número de sistemas defeituosos vendidos detectar e diagnosticar defeitos de fabrico melhorar o sistema ou o processo produtivo Como testar? construir um modelo de faltas do circuito criar vectores de simulação que as consigam detectar saídas diferentes na presença ou ausência da falta ferramentas para ATPG - Automatic Test Pattern Generation Teste é uma fatia importante do custo de produção projecto orientado para a testabilidade (DFT - Design for Testability) auto-teste (BIST - Built-in Self Test) teste de PCB (boundary scan test, norma IEEE ) AJA, FEUP PSDI - Fluxo de projecto e metodologias 20