Arquitetura de Computadores. Ivan Saraiva Silva

Tamanho: px

Começar a partir da página:

Download "Arquitetura de Computadores. Ivan Saraiva Silva"

Olívia Isadora Henriques Tomé
8 Há anos
Visualizações:

1 Arquitetura de Computadores MIPS Pipeline Ivan Saraiva Silva

2 Pipeline 4 pessoas (A, B, C, D) possuem sacolas de roupa para lavar, secar e dobrar A B C D Lavar leva 30 minutos Secar leva 40 minutos Dobrar leva 20 minutos

3 T a r e f a s A B C D Pipeline Meia-noite Tempo Lavanderia seqüencial leva 6 horas para terminar Se eles conhecessem computação, quanto tempo levaria?

20 Lavanderia seqüencial leva 6 horas para

4 Pipeline Meia-noite Tempo T a r e f a s A B C D Lavanderia com pipelining leva 3,5 horas

5 Pipeline Pipeline permite a sobreposição temporal de diversas fases de execução de instruções. Em outras palavras, o hardware processa Em outras palavras, o hardware processa mais de uma instrução de cada vez, sem esperar que uma instrução termine antes de começar a outra

Em outras palavras, o hardware processa Em outras palavras, o

6 Pipeline Pipeline não melhora a latência de uma única tarefa, mas melhora o throughput de todo trabalho. Tempo de execução de uma tarefa é o mesmo, com ou sem pipelining. Ganho começa a existir a partir da segunda tarefa.

Tempo de execução de uma tarefa é o mesmo, com ou sem

7 Pipeline Pipeline explora o paralelismo entre as instruções em um fluxo de instruções seqüenciais. É uma técnica invisível ao programador

8 Pipeline - Desempenho Supondo: N instruções K estágios de duração T Tempo de execução sem pipelining: N K T N Tempo de execução com pipelining: K T + (N-1) T K N K T

9 Pipeline - Desempenho Ganho de desempenho: NKT KT + ( N 1) T = 1 1 N 11 + N NK No limite (Número de instruções N ): Ganho K (número de estágios)

10 Pipeline MIPS Tradicionalmente, as instruções do MIPS são executadas em 5 etapas: Busca da instrução na memória Leitura dos registradores, enquanto a instrução é decodificada Execução de uma operação ou cálculo de um endereço Acesso a um operando na memória Escrita do resultado em um registrador

a instrução é decodificada Execução de uma operação ou cálculo de um

11 Pipeline MIPS Todas as instruções têm o mesmo tamanho Poucos formatos de instruções, sempre com o registrador-fonte localizado na mesma posição Somente as instruções load e store manipulam operandos na memória Endereços de registradores ocupam quase sempre a mesma posição As instruções MIPS estão alinhadas na memória

as instruções load e store manipulam operandos na memória Endereços de

12 Pipeline MIPS Já no caminho de dados monociclo é possível identificar as 5 etapas

13 Pipeline MIPS

14 Representação do Pipeline MIPS BI: busca de instrução (memória de instruções) DI: decodificação da instrução e leitura do banco de registradores (banco de registradores sendo lido) EX: estágio de execução da instrução (ULA) MEM: acesso à memória (memória de dados) ER: escrita do resultado no banco de registradores (banco de registradores sendo escrito)

sendo lido) EX: estágio de execução da instrução (ULA) MEM: acesso à memória (memória de

15 Características do Pipeline MIPS Dois blocos de memória (instrução e dados) são necessários Nem todos os estágios executam com o mesmo tempo A execução precisa ser alinhada em tempo os estágios mais rápidos esperam

os estágios executam com o mesmo tempo A execução

16 Pipeline MIPS - Desempenho

17 Pipeline MIPS - Conflitos Conflitos Situações de execução no pipeline em que a instrução seguinte não pode ser executada no próximo ciclo de relógio Tipos de Conflitos: Estruturais De dados De controle

não pode ser executada no próximo ciclo de relógio

18 Pipeline MIPS - Conflitos Conflitos estruturais O hardware não suporta uma combinação de instruções executadas no pileline

19 Pipeline MIPS - Conflitos Conflito de dados A execução de uma instrução depende de um dado de instrução anterior e o dado ainda não está disponível

20 Dependência de dados Considerando o código abaixo, escrito para o MIPS sub $s2, $s1, $s3 # registrador $s2 é escrito pela instrução sub and $s0, $s2, $s1 # primeiro operando ($s2) depende de sub or $s4, $s1, $s2 # segundo operando ($s2) depende de sub add $s3, $s2, $s2 # primeiro e segundo operandos ($s2) # dependem de sub sw $s1, 100($s2) # base ($s2) depende de sub Vamos estudar as dependências de dados existentes.

$s2 # segundo operando ($s2) depende de sub add $s3, $s2, $s2 # primeiro e segundo operandos ($s2) #

21 Dependências de dados Valor de $2 No tempo $s2 =10 $s2 =10 $s2 =10 $s2 =-20 $s2 =-20 $s2 =-20 $s2 =-20 sub $2, $1, $3 and $0, $2, $1 or $4, $1, $2 add $3, $2, $2 sw $1, 100($2)

22 Dependências de dados Valor de $2 No tempo $2 =10 $2 =10 $2 =10 $2 =-20 $2 =-20 $2 =-20 $2 =-20 sub $2, $1, $3 and $0, $2, $1 or $4, $1, $2 add $3, $2, $2 sw $1, 100($2)

23 Pipeline MIPS - Conflitos Conflito de controle Originam-se na necessidade de se tomar uma decisão baseada nos resultados de uma instrução, a qual ainda não foi concluída. Muito comuns em instruções de salto condicional (beq) Uma possível solução é a parada (também chamada de bolha ), ou seja, interromper a progressão das instruções pelo pipeline.

24 Conflito de controle Tempo add $4, $5, $6 beq $1, $2, 100 lw $3, 300,($0)

25 Pipeline MIPS - Conflitos Soluções para os conflitos Estrutural: Projeto adequado do caminho de dados Dados: Adiantamento (forwarding) Controle: Predição de desvios

Documentos relacionados

Arquitetura de Computadores I

Arquitetura de Computadores I Pipeline Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Organização do MIPS: pipeline Visão geral do pipeline Analogia com uma Lavanderia doméstica 1