Arquitetura de Computadores I

Transcrição

1 Arquitetura de Computadores I Cap. 08 Armazenamento Secundário e Sistemas de E/S Prof. M.Sc. Bruno R. Silva

2 Plano de aula Introdução Armazenamento em disco e confiabilidade Redes Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Interface dos dispositivos de E/S com processador, memória e sistema operacional Medidas de desempenho de E/S: exemplos de sistemas de disco e de arquivos Projetando um sistema de E/S Vida real: uma câmera digital

3 A Grande Figura!

4 Introdução A confiabilidade é muito mais importante para o armazenamento do que para a computação. Se seu PC travar você xinga. Se seus dados no armazenamento persistente forem perdidos, você chora. Sistemas de E/S (Entrada ou Saída ou ainda I/O Input ou Output) geralmente colocam muito mais ênfase sobre a confiabilidade e custo, Processadores e a memória focalizam o desempenho e o custo Sistemas de E/S precisam planejar a facilidade de expansão

5 Introdução

6 Características dos dispositivos de E/S Comportamento: entrada (somente leitura), saída (somente escrita) armazenamento (pode ser relido e normalmente reescrito) Parceria: um humano ou uma máquina está na outra extremidade do dispositivo de E/S, seja alimentando a entrada de dados ou lendo-os na saída. Taxa de dados: a taxa de pico em que os dados podem ser transferidos entre o dispositivo de E/S e a memória principal ou processador. Exemplo: Teclado é um dispositivo de entrada usado por um humano com uma taxa de dados máxima de 10 bytes por segundo.

7

8 Armazenamento em Disco e Confiabilidade Discos Magnéticos Prato giratório coberto por uma superfície magnética Cabeça de leitura/escrita móvel Armazenamento não-volátil Detalhadamente Uma coleção de pratos (1-4) Cada prato com duas superfícies graváveis A pilha gira a uma velocidade de 5400 a RPM e diâmetro entre 2,5 cm e 9 cm Cada superfície do disco é dividida em círculos concêntricos, chamados trilhas Normalmente existem de trilhas por superfície Cada trilha é dividia em setores que contêm as informações Cada trilha pode ter de 100 a 500 setores Os setores normalmente possuem 512 bytes de tamanho

9 Armazenamento em Disco e Confiabilidade A sequência gravada em mídia magnética é Um número de setor, Um gap A informação para esse setor incluindo o código de correção de erro (ver apêndice B) Um gap O número de setor do próximo setor Originalmente todas as trilhas tinham o mesmo número de setores Com a introdução da ZBR (Zone Bit Recording) em 1990 as unidades de disco passaram para um número variável de setores por trilha O ZBR aumenta o número de bits nas trilhas externas.

10 Armazenamento em Disco e Confiabilidade Para ler/escrever informação, as cabeças de leitura/escrita precisam ser movidas de modo que estejam sobre o local correto As cabeças de disco para cada superfície se movem juntas. Portanto estão sempre posicionadas na mesma trilha de cada superfície. O termo cilindro é usado para se referir a todas as trilhas sobe as cabeças em determinado ponto para todas as superfícies.

11 Armazenamento em Disco e Confiabilidade Para acessar dados, o SO precisa direcionar o disco por um processo em três estágios. 1. Posicionar a cabeça sobre a trilha apropriada SEEK e Tempo de SEEK Os fabricantes de disco informam o tempo de SEEK mínimo, máximo e médio em seus manuais. SEEK médio normalmente estao entre 3ms e 14ms Dependendo da aplicação e do escalonamento das requisições de disco, o tempo de seek médio real pode ser de 25% a 33% do número anunciado. 2. Girar o setor desejado sob a cabeça de leitura/escrita Latência rotacional ou Atraso Rotacional 3. Transferir um bloco de bits Tempo de transferência O tempo de transferência é uma função do tamanho do setor, da velocidade de rotação e da densidade de gravação de uma trilha. (Entre 30 e 80MB/s em 2004) A maioria dos controladores de disco possuem uma cache interna e portanto poderia chegar até 320 MB/s em 2004.

12 Armazenamento em Disco e Confiabilidade A latência rotacional média está a meio caminho ao redor do disco Como discos giram entre 5400 e RPM, a latência rotacional média é entre

13 Armazenamento em Disco e Confiabilidade Uma controladora de disco trata do controle detalhado do disco e da transferência entre o disco e á memória. Ela acrescenta um overhead ao tempo de acesso ao disco Tempo da controladora. O tempo médio para realizar uma operação de E/S no disco consistirá então de: Tempo de Seek Latência Rotacional Tempo de Transferência Tempode controladora Tempo de espera caso outro processo esteja utilizando o disco

14 Armazenamento em Disco e Confiabilidade Tempo de Leitura do Disco Qual o tempo médio para ler ou escrever um setor de 512 bytes em um disco típico girando a RPM? O tempo de seek médio anunciado é de 6ms, a taxa de transferência é de 50 MB/seg e o overhead da controladora é de 0,2ms. Suponha que o disco esteja ocioso.

15

16 Armazenamento em Disco e Confiabilidade

17 Armazenamento em Disco e Confiabilidade Confiança, Confiabilidade e Disponibilidade Os usuários podem ver um sistema alternando entre 2 estados de serviço: 1. Realização do serviço : o serviço é entregue conforme especificado 2. Interrupção do serviço: o serviço entregue é diferente do especificado Transições do estado 1 para o estado 2 são causadas por falhas Transições do estado 2 para o estado 1 são causadas por restaurações Confiabilidade: É uma medida da realização contínua do serviço ou do tempo para a falha de um ponto de referência O tempo médio para a falha (MTTF) é uma medida de confiabilidade A interrupção do serviço é medida como o tempo médio para o reparo (MTTR) O tempo médio entre falhas (MTBF) é a soma MTTF + MTTR Embora o MTBF seja utilizado, o MTTF normalmente é mais apropriado

18 Armazenamento em Disco e Confiabilidade Disponibilidade É uma medida da realização do serviço com relação à alternância entre os dois estados de realização e interrupção É quantificada estaticamente como Disponibilidade = MTTF/(MTTF+MTTR)

19 Armazenamento em Disco e Confiabilidade Para aumentar o MTTF, você pode melhorar a qualidade dos componentes ou projetar sistemas para que continuem a operação na presença de componentes que falharam. Três maneiras de melhorar o MTFF Impedimento da falha Evitar a ocorrência da falta pela construção Tolerância a falhas Uso de redundância para permitir que o serviço cumpra com a especificação de serviço Previsão de falhas Prever a presença e criação de falhas Diminuir o MTTR pode ajudar na disponibilidade tanto quanto aumentar o MTTF. Exemplo: Ferramentas para detecção, diagnóstico e reparo de falhas

20 Armazenamento em Disco e Confiabilidade RAID Redundant Arrays of Inexpensive Disks Tendo muitos discos pequenos, o custo da redundância extra para melhorar a confiabilidade é pequeno em relação aos discos grandes. Nenhuma redundância (RAID 0) Simples espalhamento dos dados por vários discos, chamado striping A coleção aparece ao software como um único disco grande Melhora o desempenho para acessos grandes, pois muitos discos podem operar ao mesmo tempo Não há redundância Espelhamento (RAID 1) Tolera falhas de disco Espelhamento ou shadowing Utiliza o dobro da quantidade de discos do RAID 0 Sempre que os dados são gravados em um disco, esses dados também são gravados em um disco redundante Sempre existe uma cópia da informação Se um disco falhar, o sistema simplesmente vai ao espelho e lê seu conteúdo.

21 Armazenamento em Disco e Confiabilidade Código de Detecção e correção de erros (RAID 2) Utiliza um esquema de detecção e correção de erros que é mais utilizado para memórias (ver apêndice B) RAID 2 caiu em desuso Paridade Intercalada por bit (RAID 3) Reduz o custo da disponibilidade para 1/N onde N é o número de discos em um grupo de proteção Só precisamos acrescentar informações redundantes suficientes para restaurar a informação perdida em uma falha. Leituras ou escritas vão para todos os dicos no grupo, com um disco extra para manter as informações de verificação caso haja uma falha Paridade é um esquema desse tipo. Leva mais tempo para recuperar-se de uma falha

22 Armazenamento em Disco e Confiabilidade Paridade intercalada por bloco (RAID 4) Usa a mesma razão de discos de dados e discos de verificação do RAID3, mas acessam dados de formas diferentes A paridade é armazenada como blocos e associada a um conjunto de blocos de dados No RAID 3, cada acesso ia para todos os discos, mas algumas aplicações preferem acessos menores, permitindo que acessos independentes ocorram em paralelo Paridade distribuída intercalada por bloco (RAID 5) Uma desvantagem no RAID 4 é que o disco de paridade precisa ser atualizado em cada escrita. No RAID 5 as informações de paridade podem ser distribuídas por todos os discos, de modo que não há um único gargalo para escritas.

23 Armazenamento em Disco e Confiabilidade

24 Armazenamento em Disco e Confiabilidade Redundância P + Q (RAID 6) Os esquemas baseados em paridade protegem contra uma única falha autoidentificável. Quando a correção de uma única falha não é suficiente, a paridade pode ser generalizada. Para ter um segundo cálculo sobre os dados e outro disco de verificação Permitem a recuperação de uma segunda falha

25 Armazenamento em Disco e Confiabilidade

26 Armazenamento em Disco e Confiabilidade 8.1, 8.3, 8.4, 8.5

27 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Um barramento é um link de comunicação compartilhado, que utiliza um conjunto de fios para conectar diversos subsistemas Um único conjunto de fios é compartilhado de várias maneiras. Ele cria um gargalo na comunicação A velocidade máxima do barramento é limitada principalmente pelos fatores físicos: A extensão do barramento e o número de dispositivos Ó setor está em transição, passando de barramentos paralelos compartilhados para interconexões seriais ponto a ponto de alta velocidade com switches.

28 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Fundamentos sobre barramento Contém um conjunto de linhas de controle e um conjunto de linhas de dados As linhas de controles são usadas para sinalizar solicitações e confirmações As linhas de dados transportam informações entre a origem e o destino Dados, comandos complexos ou endereços Uma transação de barramento típica: enviar endereço e receber ou enviar os dados. Uma operação de entrada: entrar dados do dispositivos p/ a memória Uma operação de saída: sair com dados para um dispositivo a partir da memória

29 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Os barramentos são classificados como: Barramentos processador-memória Curtos, alta velocidade Barramentos de E/S Extensos Os barramentos de E/S normalmente não realizam interface direta com a memória, mas utilizam um barramento processador-memória p/ conexão com a memória. O barramento de E/S serve como um modo de expandir a máquina e conectar novos periféricos. Existem vários padrões de barramentos

30 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S

31 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Esquemas de comunicação no barramento: Síncrono Comunicação relativa a um clock nas linhas de controle Fácil implementação com uma FSM (Finite State Machine) Cada dispositivo no barramento tem que executar na mesma velocidade de clock Os barramento não podem ser longos se precisam ser rápidos Barramento processador-memória normalmente é síncrono Assíncrono Não utiliza clock Pode acomodar uma grande variedade dispositivos Podem ser longos Utiliza um protocolo de handshaking para coordenar a transmissão de dados entre emissor e receptor

32 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S Um dispositivo requisitando uma word de dados ao sistema de memória com 3 linhas de controle ReqLeitura: indica uma requisição de leitura para a memória. O endereço é colocado nas linhas de dados ao mesmo tempo DadoPronto: indica que uma word de dados está pronta nas linhas de dados. Os dados são colocados nas linhas de dados ao mesmo tempo Ack: confirma o sinal ReqLeitura ou DadoPronto da outra parta Protocolo de handshaking: Em um protocolo assíncrono, os sinais de controle ReqLeitura e DadoPronto são ativados até que a outra parte indique que as linhas de controle foram vistas e as linhas de dados foram lidas (pela linha Ack)

33 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S

34 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S

35 Barramentos e outras conexões entre processadores, memória e dispositivos de E/S

36 Interface dos dispositivos de E/S com processador, memória e SO Funções do SO com relação aos dispositivos de E/S: O programa de um usuário acessa apenas as partes de um dispositivo de E/S para as quais o usuário possui direitos. O SO fornece abstrações para acessar dispositivos fornecendo rotinas. Tratar as interrupções geradas pelos dispositivos de E/S e por um programa Oferecer acesso equilibrado aos recursos de E/S, além de escalonar acessos a fim de melhorar a vazão do sistema. Três tipos de comunicação são necessários: O SO precisa ser capaz de dar comandos aos dispositivos de E/S. O dispositivo deve ser capaz de notificar o SO quando tiver completado a E/S Os dados precisam ser transferidos entra a memória e o dispositivo de E/S

37 Entrada/Saída em detalhes Transferências de dados que não sejam entre CPU e a memória principal, são chamadas de entrada/saída (E/S) Entrada é a comunicação de um dispositivo para o computador Saída é a comunicação de um computador para o dispositivo O hardware externo compreende dispositivos que não são capazes de operar em sincronismo com os ciclos de clock da CPU. Chaves mecânicas, teclados etc. Arquitetura de E/S Cada dispositivo de E/S está ligado a uma inteface de E/S. O Acesso ao dispositivo é realizado endereçando-se a interface correspondente. Dependendo de como são definidos os endereços utilizados para a operação de E/S, podemos distinguir dois tipos de arquitetura E/S isolada (I/O Bus) E/S mapeada em memória (Unibus)

38 Entrada/Saída em detalhes E/S Isolada O acesso da CPU à unidade de memória é logicamente isolado do seu acesso às portas de E/S Do ponto de vista de implementação, os barramentos de E/S e de memória podem ser fisicamente distintos ou compartilhados Um sinal de controle especifica se o acesso é um acesso de memória ou de E/S A arquitetura define dois espaços distintos de endereços.

39 Entrada/Saída em detalhes E/S Mapeada em memória (UNIBUS) Não há barramento dedicado para E/S nem instruções especiais de E/S Um único espaço de endereço e tratado como endereços de memória. Uma parte dos endereços é reservada às portas de E/S. A CPU pode tratar qualquer porta como uma célula de memória As instruções de E/S são as próprias instruções de acesso à memória (Ex. Load)

40 Entrada/Saída em detalhes Vantagens de E/S mapeada em memória Não são necessários códigos específicos para instruções de E/S Todas as instruções de referência à memória podem ser usadas para manipulação de E/S A quantidade de endereços para E/S é praticamente ilimitada Desvantagens Parte dos endereços de memória não pode ser utilizada como endereços de memória Há necessidade de interfaces mais complexas para reconhecer endereços maiores Instruções de referências a endereços de memória (que na verdade realizam E/S) podem ser mais longas do que instruções específicas de E/S

41 Entrada/Saída em detalhes Pseudocódigo para E/S mapeada em memória

42 Entrada/Saída em detalhes Interfaces de E/S Tem a função de coordenar a transferência de dados entre o processador e um dispositivo externo. Comunica com o processador através do barramento e com o disp. Externo através de ligações apropriadas. Uma interface de E/S deve: armazenar o estado do dispositivo no registrador de estado (RS) Prover uma área de armazenamento, no caso, o registrador de dados (RD) Reconhecer o endereço dos seus registradores quando este aparecer no barramento de endereços Prover sinais apropriados de temporização Executar a conversão de formatos de dados necessária para a transmissão de dados entre o barramento de dados e os dispositivos periféricos. Toda interface de E/S possui pelo menos 3 registradores básicos Registrador de Estado (RS) Registrador de Dados (RD) Registrador de Controle (RC)

43 Entrada/Saída em detalhes Registrador de Dados Utilizado como um armazenador temporário de dados. Em uma operação de saída ele é carregado como dado pela CPU e lido pelo dispositivo e vice-versa para entrada. Registrador de Estado Informa o estado da transferência de E/S Cada bit tem um significado especial tais como:se o dispositivo gerou uma interrupção, se o dispositivo está desconectado, e outras Dois bits são especialmente importantes: Indica se o dispositivo colocou um dado de entrada no RD Indica se o dispositivo está pronto para processar um dado de saída,

44 Entrada/Saída em detalhes Registrador de Estado Entrada de dados O dispositivo envia o dado que é carregado no RD. Supondo que o bit 3 do RS indique que existe dado no RD. O estado do RS pode ser lido pela CPU, através de uma instrução de entrada (ex. IN RS) evitando que a CPU leia um dado já lido anteriormente. Em assembly (para E/S isolada). A instrução IN RD deve fazer com que a interface zere o bit que indica a presença de dado gerado pelo dispositivo.

45 Entrada/Saída em detalhes Registrador de Estado Saída de dados A CPU envia o dado que é carregado no RD da interface. O bit correspondente no RS é ativado indicando que o dispositivo está processando a saída do dado. Supondo que o bit 2 do RS indique que existe dado no registrador de dados, a ser processado pelo dispositivo Em assembly (para E/S isolada):

46 Entrada/Saída em detalhes Registrador de Controle Dedicado ao estabelecimento de modos de operação que especificam características de operação da interface como leitura ou escrita, permissão para interrupção etc. Os modos de operação podem ser programados na interface utilizando-se instruções de escrita (saída) que endereçam o registrador de controle. Supondo uma interface cujo RC possui o seguinte formato: O trecho de programa a seguir configura a interface como interface de saída e permite interrupção do dispositivo Em interfaces muito simples não existe o RC, então alguns campos do RS podem ser escritos para estabelecer os modos de operação

47 Entrada/Saída em detalhes Fluxo de informação nos registradores da Interface Do ponto de vista da CPU, no RS é permitida apenas leitura e no RC apenas escrita. Em algumas interfaces a leitura do RC também é permitida. O RD possui fluxo de dados bidirecional Interfaces podem conter mais de um registrador de estado, de dados ou de controle

48 Entrada/Saída em detalhes Controle de transferência de dados 1. E/S controlada por programa (Controlada pela CPU) 2. E/S controlada por interrupção (Controlada pela CPU) 3. E/S controlada por hardware específico DMA (Direct Memory Access) 1. E/S controlada por programa O usuário insere em pontos determinados do programa as instruções correspondentes às operações de E/S desejadas. Transferência condicional A transferência só é efetuada quando o dispositivo está pronto para a mesma É necessário testar se o dispositivo já gerou o dado na entrada ou se já processou o dado anterior na saída. Aplicações: Entrada: Leitura de um dado de entrada fornecido pelo usuário Saída: Listagem de resultados de um programa

49 Entrada/Saída em detalhes 1. E/S controlada por programa Transferência incondicional O programa efetua a transferência independentemente do estado do dispositivo É utilizada na transferência do tipo amostragem (sample), quando se deseja ler/escrever o valor corrente de uma grandeza A CPU pode ler o dado gerado pelo dispositivo em qualquer instante Não há necessidade de assegurar que o dado anterior já tenha sido processado pelo dispositivo Aplicações: Entrada: ler o valor corrente de uma grandeza. Ex. leitura de um sensor em controle de processos Saída: mostrar o valor corrente de uma grandeza. Ex. escrita de uma grandeza em um painel em controle de processos

50 Entrada/Saída em detalhes 2. E/S controlada por interrupção Utilizada em aplicações onde o tipo de transferência é por evento. Não existe um ponto determinado do programa onde é feita a E/S de dados. A interface gera um sinal de interrupção quando está pronta para a transferência O programa em execução é interrompido e a rotina de serviço de interrupção executa a transferência desejada. A transferência é executa assíncronamente em relação ao programa.

51 Entrada/Saída em detalhes 3. E/S controlada por hardware (DMA Acesso direto à memória) Tanto na E/S controlada por programa, como na E/S por interrupção, a transferência é controlada pela CPU. O dado é transferido entre a interface e registradores da CPU pelas instruções especiais: Transferir grandes blocos de dados é ineficiente da forma descrita acima.

52 Entrada/Saída em detalhes Uma solução é controlar a transferência de dados por um hardware específico que permita a conexão direta entre a memória e o dispositivo. Com o controlador DMA a CPU inicia a transferência de um bloco de dados pelo carregamento de registradores especiais desta interface. Após a inicialização, o controlador realizará a transferência de dados e a CPU ficará livre para continuar a execução do programa.

53 Entrada/Saída em detalhes Comunicação Interface-dispositivo Uma interface controla a operação de um dispositivo de acordo com os comando gerados pela CPU Também converte os dados transferidos do formado interno para qualquer formato requerido pelo dispositivo e vice-versa Basicamente a transferência pode ser feita serialmente ou paralelamente dependendo de vários fatores: características do dispositivo Distância de transmissão Desempenho requerido em velocidade ou confiabilidade etc.

54 Entrada/Saída em detalhes Comunicação paralela Recebe/envia dados da/para CPU via barramento de dados Dados são enviado ou recebidos do dispositivo de E/S através de um cabo de conexão com: N de linhas entre interface e dispositivo = n de bits do dado, que constitui a ligação física entre o dispositivo e a interface

55 Entrada/Saída em detalhes Comunicação paralela Ex. O chip INTEL 8255ª é uma interface paralela constituída de: Um registrador de controle Três portas (A,B e C) de E/S de 8 bits e Um buffer para comunicação entre o barramento de dados e as portas A porta C pode ser programada independentemente para entrada ou para saída, nos 4 bits mais significativo e nos 4 bits menos significativos.

56 Entrada/Saída em detalhes Comunicação Paralela Observe que esta interface não especifica um RS. Neste caso, só é possível realizar E/S incondicional nas portas A, B e C. Para que seja possível E/S condicional ou por interrupção, é permitido que sjea programado um modo de operação, carregando o RC com a informação apropriada:» Em modo 0, a interface funciona com as três portas programadas para entrada ou saída incondicional» Em modo 1, a interface utiliza a porta C como RS para as portas A e B.» Os pios de E/S da porta C, ligados convenientemente aos sinais de controle dos dispositivos, permitem que o bits da porta C sejam definidos com a informação necessária para E/S condicional ou por interrupção nas portas A e B

57 Entrada/Saída em detalhes Comunicação Serial Requer um número muito menor de linhas de comunicação entre o dispositivo e a interface. Tipicamente 2 a 4 linhas. É apropriada quando: O dispositivo de saída tem uma operação inerentemente serial e A distância entre a interface e o dispositivo é grande, o que influi no custo do cabo de transmissão A interface serial deve prover duas funções: Formatação lógica dos dados, incluindo conversão paralelo/digital e digital/paralelo Compatibilização, em nível elétrico, para transmissão e recepção de dados.

58 Entrada/Saída em detalhes Formatação A formatação serial transforma os bits em paralelo do barramento de dados em uma série de bits sequenciados no tempo. A formatação executada pela interface deve estar de acordo com a formatação que o dispositivo entende, ou seja, com o tempo de amostragem do dispositivo. Algumas interfaces seriais permitem que a taxa de transmissão (Bound Rate) seja programada, enviando ao RC uma palavra código identificando o Bound Rate.

59 Entrada/Saída em detalhes Classificação da conexão Interface-Dispositivo Simplex: um único sentido de transmissão; Half Duplex: ambos os sentidos de transmissão, um de cada vez, Full Duplex: ambos os sentidos de transmissão, simultaneamente Modos de Transferência Transferência Serial Assíncrona: Utilizada em transferência de baixa velocidade Os caracteres são transferidos 1 a 1 A transferência é precedida por um sinal de início start bit e seguida de um sinal de fim stop bits.» Start bit igual a zero» Stop bit 2 bits iguais a 1.

60 Entrada/Saída em detalhes Transferência serial síncrona Permite transmissão mais rápida Os caracteres são transmitidos ininterruptamente, eliminando a necessidade dos bits de sincronismo como o start bit ou stop bits. Uma sequência contínua de bits sem indicação de fronteiras entre aracteres adjacentes. O clock opera exatamente na mesma frequência tanto no receptor quanto no transmissor O sincronismo entre ambos os lados da comunicação é mantido por um caracter especial chamado caractere de sincronismo (CS) A cada n caracteres de informação, o transmissor gera um caractere de sincronismo.

61 Entrada/Saída em detalhes O Controlador DMA Utilizado em transferência de blocos de dados para/de posições contíguas de memória, sem a intervenção da CPU Não utilização de qualquer registrador da CPU no processamento da E/S A E/S de dados por DMA é tipicamente utilizada para dispositivos de memória secundária de alta velocidade (Ex. discos magnéticos) O controlador DMA possui no mínimo dois registradores que são carregados pela CPU: O endereço inicial do bloco de memória que fará parte da transferência, e O tamanho do bloco a ser transferido. A cada transferência o DMA incrementa o registrador que contém o endereço de memória e decrementa o registrador que contém o tamanho do bloco. Possuem um ou mais registradores de controle para diferentes modos de operação.

62 Entrada/Saída em detalhes Inicialização da transferência por DMA Transferência controlada por programa O programa inicia a transferência de um bloco e a CPU prossegue executando outras instruções do programa, enquanto se processa a transferência do bloco O programa entra em um laço de espera quando estiver pronto para utilizar dados do bloco ou quando é necessário processar a transferência de outro bloco Transferência controlada por interrupção O programa também inicia a transferência de um bloco Ao terminar a transferência do bloco, o DMA gera um sinal de interrupção que, aceito pela CPU, interrompe a execução do programa e inicia a execução de uma rotina de serviço

63 Entrada/Saída em detalhes Modos de transferência do DMA O controlador DMA e a CPU compartilham os mesmo barramentos para transmitir sinais de controle e dados Alguma estratégia deve ser introduzida para coordenar o uso destes barramentos. Burst Rajada O controlador requisita os barramentos quando está pronto para a transferência e uma vez de posse, transfere todo o bloco de palavras Embora não haja paralelismo de E/S e CPU, a transmissão é mais rápida do que a E/S controalda pela CPU. Cycle Stealing Roube de Ciclo O controlador assume o controle do barramento durante o tempo necessário para transmitir uma palavra e retorna os barramentos à CPU. Durante esse tempo a CPU não pode executar operações que façam uso do barramento

64 Entrada/Saída em detalhes DMA Transparente O DMA utilizam ciclos de máquina da CPU que não façam uso dos barramentos Não há interferência do DMA na execução de instruções da CPU. O DMA precisa identificar o início de um ciclo de máquina da CPU que não irá utilizar os barramento

65 Conteúdo para a avaliação Memória virtual Armazenamento Secundário Entrada/Saída

66 Referências Hennessy, J. L., Patterson, D. A. Organização e projeto de computadores: A Interface hardware/software. 3 ed, Rio de Janeiro, LTC, 2005.