Arquitetura de Computadores - Revisão -

Transcrição

1 Arquitetura de Computadores - Revisão - Principais funções de um Sistema Operacional Componentes básicos da Arquitetura Barramentos Registradores da CPU Ciclo de Instruções Interrupções Técnicas de E/S Hierarquia de Memória Produzido por Esther L Mizrahi 1 Processar e controlar a execução de programas Gerenciar a memória Proteger as informações e oferecer segurança Escalonar e gerenciar os recursos Explorar os recursos de hardware de um ou mais processadores Produzido por Esther L Mizrahi 2

2 PC IR MAR MBR I/O AR I/O BR Instrução Instrução Instrução Buffers Onde: PC IR MAR MBR I/O AR I/O BR = Program counter = Instruction register = Memor address register = Memor buffer register = I/O address register = I/O buffer register Produzido por Esther L Mizrahi 3 Processador (CPU) controla as operações do computador e executa as operações de processamento de dados Barramento de s Barramento de Endereços I/O AR I/O BR MBR MAR Barramento interno AC ULA IR UC IR Decodificador de Instrução e Controlador do Ciclo de Máquina Sinais de controle PC R1 Rn Produzido por Esther L Mizrahi 4

3 Memória Principal armazena dados e programas também conhecida como memória real ou primária volátil endereçável por célula UCP M A R M B R Address Bus Data Bus MP R/W bit MREQ bit Conexão UCP X MP Produzido por Esther L Mizrahi 5 Endereço 0 Endereço 1 Endereço 2 Endereço 3 M bits M bits M bits M bits ~ ~ ~ ~ N células Endereço N - 2 Endereço N - 1 Todas as células têm a mesma quantidade M de bits Bit 1 Bit 2 Bit m-1 Organização Básica da MP Produzido por Esther L Mizrahi 6

4 Dispositivos de I/O (controladores de I/O) transporta dados entre o computador (CPU/memória) e seu ambiente externo (periféricos) como: memória secundária (ex disco rígido) teclado, monitor, dispositivos de comunicação HD UCP MP Serial Serial Paralela Paralela Dedicada Estrutura de um Sistema de I/O barramento Produzido por Esther L Mizrahi 7 Vias de s Reg de Estado Reg de s com o Dispositivo Dispositivo Vias de Endereço Vias de Controle Lógica de E/S com o Dispositivo Estado Controle Diagrama de Blocos de uma Placa Controladora Produzido por Esther L Mizrahi 8

5 Interconexão de sistemas (Barramento) Barramento Interno É a via de comunicação entre os componentes internos da CPU Barramento de s É a via de comunicação para transferência de dados entre a CPU e os demais componentes Barramento de Endereço É a via de comunicação para endereçamento de memória e portas de I/O Barramento de Controle É a via de comunicação para os sinais de controle Produzido por Esther L Mizrahi 9 Tem por base um relógio temporizador que define a freqüência de operação do mesmo (ciclo de barramento) Toda operação de transferência é sincronizada com a freqüência do barramento Toda operação consome um número inteiro e conhecido de ciclos T1 T2 T3 T4 Endereço da Posição de Memória MREQ RD Tempo Produzido por Esther L Mizrahi 10

6 Não existe temporizador Os ciclos duram o tempo que for requerido pela operação Uma mesma operação pode ter ciclos variáveis Faz uso de um processo de sinalização (handshake) Endereço da Posição de Memória MREQ RD MSYN SSYN Tempo Produzido por Esther L Mizrahi 11 Síncrono Mais fácil de de ser construído Maior velocidade de de operação Assíncrono Maior flexibilidade de de uso Oferecem vantagens para atendimento a um conjunto heterogêneo de de dispositivos (lentos e rápidos) A maioria dos barramentos é Síncrono Produzido por Esther L Mizrahi 12

7 Área Área de de armazenamento armazenamento mais mais rápida rápida porém porém de de menor menor capacidade capacidade que que a memória memória principal principal Registradores Visíveis : Registradores de Controle e Status Registradores de dados Registradores de endereço Códigos de condição Produzido por Esther L Mizrahi 13 Registradores Visíveis: Armazenamento temporário de de dados dados durante durante o processamento Acessíveis via via linguagem de de máquina Registradores de Controle e Status: Controlam o funcionamento do do processador e a execução dos dos programas Quando acessíveis por por software, o são são somente por por rotinas rotinas privilegiadas Produzido por Esther L Mizrahi 14

8 Podem ser ser usados pelo pelo usuário para para manipular dados e executar funções o o programador/compilador determina a sua sua função Acumulador (AC) Registrador que armazena uma das entradas da ULA Registrador Temporário (TR) Registradores de uso genérico Produzido por Esther L Mizrahi 15 Stack Pointer (SP) Endereço do topo da pilha Segment Pointer (SX) Endereço inicial de um segmento Contém endereços de de memória dos dos dados e das das instruções Podem conter uma uma parte de de um um endereço que que será será usado para para calcular o endereço completo Quando a memória é dividida em segmentos, a memoria é sempre referenciada pelo segmento e pelo offset Index Register / Offset Indice a ser adicionado a uma base para se obter o endereço do dado Produzido por Esther L Mizrahi 16

9 Bits setados pelo pelo hardware em em função do do resultado de de cada cada operação realizada Pode ser ser acessado por por um um programa, apenas no no modo leitura Flag de sinal Resultado positivo / negativo Flag de zero Resultado zero Flag de overflow Resultado com estouro Produzido por Esther L Mizrahi 17 Program Counter (PC) Contém o endereço da próxima instrução a ser executada Instruction Register (IR) Contém a última instrução carregada da memória Program Status Word (PSW) É um registrador (ou um grupo de registradores) que contém: códigos de condição e os bits de informação do status bit de interrupção habilitado/desabilitado bit de modo supervisor/usuário Produzido por Esther L Mizrahi 18