Faculdade de Computação Arquitetura e Organização de Computadores 2 Prof. Cláudio C. Rodrigues

Transcrição

1 Faculdade de Computação Arquitetura e Organização de Computadores 2 Prof. Cláudio C. Rodrigues Exercícios de Revisão: P1) Um processador elaborado segundo o princípio multi-ciclo, executa a uma frequência de 500 MHz e apresenta as seguintes estatísticas na execução de um programa P: Implementação Mbase classe de instrução CPI Frequência A 3 30% B 4 20% C 2 40% D 5 10% Foi proposto uma modificação no projeto para diminuir o custo da máquina, causando, no entanto, mudanças no CPI de algumas classes de instruções, como mostrado abaixo: Implementação Motim Classe de instrução CPI Frequência A 2 30% B 5 20% C 2 40% D 4 10% Responda: a) Qual a freqüência de operação necessária para implementação M otim para que o desempenho da máquina na execução do programa P continue o mesmo? Passo 1: calcular o desempenho de P em M base #instruções CPI frequencia_clock 0,3 3 0,2 4 0,4 2 0,1 5 3,0 9,0 10, 0ns Passo 1: o desempenho de P em M otim deve ser o mesmo do que em M base 0,3 2 0,2 5 0,4 2 0,1 4 9,0 10 X 2, X 433 MHz 9,0 10 b) Qual é o CPI médio de cada uma das implementações para o programa P? CPI Mbase= (0,3x3+0,2x4+0,4x2+0,1x5) = 3,0 CPI Motim= (0,3x2+0,2x5+0,4x2+0,1x4) = 2, P2) Utilizando a equação de desempenho, determine qual CPU é a mais rápida, CPU X ou Y, considerando a execução de dois programas, A e B, descritos nos itens abaixo: a) Programa A tem 4% de instruções aritméticas, 20% de leituras a memória (loads), 24% de desvios (branch), 10% de escritas (store). b) Programa B tem 5% de instruções aritméticas, 24% de leituras a memória (loads), 11% de desvios (branch), 9% de escritas (store). c) CPU X é um processador mono-ciclo com velocidade de clock (clock speed) de 1.0 GHz. d) CPU Y é um processador multi-ciclo com velocidade de clock (clock speed) de 4.0 GHz. Arquitetura e Organização de Computadores 2 1

2 Program A: CPU TimeCPU X = {(0.4 x 1)+(0.2 x 1)+(0.24 x 1)+(0.10 x 1)}x 1ns) = 1 ns CPU TimeCPU Y = {(0.4 x 4)+(0.2 x 5)+(0.24 x 3)+(0.10 x 4)}x 0.25ns) = 0.99 ns -- CPU Y is faster Program B: CPU TimeCPU X = {(0.5 x 1)+(0.24 x 1)+(0.11 x 1)+(0.09 x 1)}x 1ns) = 1 ns CPU TimeCPU Y = {(0. 5 x 4)+(0.24 x 5)+(0.11 x 3)+(0.09 x 4)}x 0.25ns) = ns -- CPU X is faster P3) Um programa P é executado em uma máquina de 800 MHz. A distribuição de instruções de P entre as classes A, B, C e D de instruções de máquina (em milhões) é: A B C D Instruções CPI a) Calcule o desempenho da máquina em MIPS para P. # instruções # instruções MIPS tempocpu 10 # instruções CPI período ciclos CPI 2, instrução F MIPS 29,310 CPI 10 2,9710 instruções segundo F CPI 10 b) Qual o tempo de execução de P? #instruções CPI s 115ns frequencia_clock c) Suponha que seja possível utilizar hardware especializado para reduzir o número de ciclos por instrução da classe C. Qual deveria ser o novo CPI de C para que houvesse um speedup de 1,5 na execução de P? tempo 115ns tempo 7, ns 1,5 1,5 #instruções CPI 3 28 X tempo 7,10 s frequencia_clock , X 1,328 X 1,444 o novo CPI de C deve ser de 1 ciclo 12 P4) Quando se projetam sistemas de memória, torna-se necessário conhecer as frequências de leitura e de escrita na memória, bem como as frequências de acesso a dados e de acesso a instruções. Usando as estatísticas para o conjunto de instruções MIPS mostradas na figura 1 para o programa gcc, determine o seguinte: a) A porcentagem de todos os acessos à memória que são acessos a dados. b) A porcentagem de todos os acessos à memória que são acessos de leitura. Suponha, neste caso, que toda transferência de dados seja feita através de instruções do tipo load. Dica: Lembre-se que, durante a execução de um programa, a memória é acessada para ler dados e instruções e para escrever somente dados. Arquitetura e Organização de Computadores 2 2

3 Classe Exemplo MIPS Ling. Alto Nível gcc spice Aritmética add, sub, addi declarações de atribuições 48% 50% Transf.Dados lw, sw, lb, sb, lui ref. estrut. dados (arrays) 34% 41% Desvios Condic. beq, bne, slt, slti declar. if e loops 1% 8% Saltos j,jr, jal funções, returns, case/switch 2% 1% Figura 1: Classes de Instruções MIPS, exemplos e correspondência com linguagem de alto nível e percentual de instruções MIPS executadas por categoria para dois programas: gcc e spice. Em N instruções há N acessos à memória em Fetch e M acessos a dados, efetuados na fase Memory das instruções Load e Store. Desde que este exercício pergunta pelas porcentagens de diversos tipos de acesso a memória, precisa das seguintes fórmulas: Porcentagem data_access = (Numero data_access / Numero memory_access) Porcentagem data_read = (Numero data_read / Numero data_access) Porcentagem memory_read = (Numero memory_read / Numero memory_access) Porcentagemdata_access é a porcentagem de acesso a memória para dados, Porcentagemdata_read é a porcentagem de acesso a dados que são leituras, e Porcentagemmemory read é a porcentagem de todos os acessos a memória que são leituras. Para resolver as equações acima, precisamos calcular os termos desconhecidos do lado direito das equações. Isto pode ser calculado com base no conhecimento de que cada load é uma leitura de dado, cada store é uma escrita de dado, e cada instrução executada é uma leitura de memória. As equações abaixo utilizarão estas informações. Numeromemory_access = Numeroinstructions X (1 + 0,34) Numerodata_access = Numeroinstructions X (0,34) Considerando que toda transferência de dados sejam feitas através de instruções do tipo load., temos, Numero data_read = Numeroinstructions X (0.34) Numero memory_read = Numeroinstructions X ( ) Observe que Numeroinstructions é o termo comum em todas as equações Numeroi descritas acima. Assim, ela será eliminada quando do cálculo das taxas percentuais. a.) % de acesso a dados = acesso a dados/(acesso a instruções+acesso a dados) = 0.34/(1+0.34) = 25.37% b.) Todos acessos a instruções são leituras. Então, %leituras= (%instruções + %dados(leitura))/(%instruções + %dados) = (1 +.44)/(1 +.44) = 100% Este resultado é obtido a partir da consideração de que todo acesso a dados é feito pela instrução load. Portanto é feito somente leituras de dados em memória. Arquitetura e Organização de Computadores 2 3

4 P5) Considere duas máquinas diferentes, M1 e M2, que implementam o mesmo conjunto de instruções, com 3 classes de instruções { A, B e C }. M1 tem um clock de 800 MHz e M2 tem um clock de 500 MHz. O CPI de cada classe é apresentado abaixo para M1 e M2, juntamente com os dados sobre dois compiladores C1 e C2 utilizados para compilar um mesmo programa P. Considere igualmente que C1 e C2 utilizam o mesmo número de instruções, apenas com uma distribuição diferente conforme a tabela. Se você tivesse que escolher um conjunto compilador/máquina para executar o programa P, qual seria a sua escolha? Classe CPI em M1 CPI em M2 Uso em C1 Uso em C2 A % 20% B % 35% C % 45% Compilador 1: Para M1 temos (2)(0.25) + (5)(0.2) + (4)(0.55) = 3.7 CPI 800MHz/3.7CPI = 21,21 MIPS Para M2 temos (3)(0.25) + (4)(0.2) + (2)(0.55) = 2.5 CPI 500MHz/2.5CPI = MIPS M1 (21.21/188.8) = vezes mais rápida do que M2 Compilador 2: Para M1 temos (2)(0.2) + (5)(0.35) + (4)(0.45) = 3.95 CPI 800MHz/3.95CPI = MIPS Para M2 temos (3)(0.2) + (4)(0.35) + (2)(0.45) = 2.9 CPI 800MHz/2.9CPI = MIPS M1 (202.53/ ) = vezes mais rápida do que M2 Utilize o compilador C1 e a máquina M1 P) Implementações de cálculo da raiz-quadrada de ponto flutuante (FP) sofrem variações significativas de desempenho. Suponha que a raiz-quadrada FP (FPSQR) - seja responsável por 20% do tempo de execução de um benchmark crítico numa determinada máquina. Uma proposta é adicionar hardware para FPSQR que acelerará esta operação por um fator de 10. A alternativa é tentar fazer todas as instruções FP executarem mais rápido; instruções FP são responsáveis por um total de 50% do tempo de execução. A equipe de projeto acredita que eles podem fazer todas as instruções FP executarem duas vezes mais rápido com o mesmo esforço requerido para a raiz-quadrada rápida. Compare estas duas alternativas de projeto. opção i) fração da melhoria: 0,2 speedup da melhoria: 10 speedup global = 1/(1-0,2+0,2/10) = 1,213 opção ii) speed-up da melhoria = 2 fração da melhoria: 0,5 speed-up global = 1/(1-0,5+0,5/2) = 1,333 A opção ii ganhou de novo! Arquitetura e Organização de Computadores 2 4

5 segundos instruções ciclo _ clock segundos programa programa instruções ciclo _ clock tempo _ exec _ antes _ melhora aceleração número _ ciclos _ CPU tempo _ exec _ após _ melhora n i1 CPI i xc i tempo _ exec _ afetado_ melhora tempo _ exec _ após _ melhora tempo _ não _ efetado quatidade_ melhora número _ instruções MIPS tempo _ exec 10 número _ instruções CPI tempo _ CPU frequência_ clock Arquitetura e Organização de Computadores 2 5