Processador executa instruções
|
|
- Ângela Santana Delgado
- 5 Há anos
- Visualizações:
Transcrição
1 Capítlo 6 do Livro do ario onteiro Capítlo 5 (5., 5.2, 5. e 5.4) do Livro do Patterson 2 Processador eecta instrções CP (central processing nit) CP (nida central processamento) Enreço da instrção está no! Registrador PC (program conter)! Conteúdo da instrção está no! Registrador IR (instrction register)! 4 Fnções processamento Fnções controle nida Lógica e Aritmética (LA,, AL) dados e registradores especiais estado (PSW program stats word) 5 6!
2 nida controle, relógio (clock) especiais PC program conter (CI contador instrções) IR instrction register (RI registrador instrção) RE registrador enreços memória (AR) RD registrador dados memória (DR) 7 8 P! P! 9 P! Constrção do caminho dados Controle Implementação monociclo 2 2!
3 Conceito caminho dados e controle Caminho dos bits instrção e dados tilização clock, lógica combinacional e seqüencial Começa com ma implementação simples e iterativamente vai melhorando edida performance baseada em: número instrções período do clock ciclos clock por instrção (CPI) O primeiro é m fator do programa, mas os dois últimos baseados na implementação do processador 4 Para simplificar o estdo do projeto do processador, o foco será dado em m sbconjnto instrções do IPS: emória: lw e sw Aritmética: add e addi Desvio: beq R-FORAT (tipo R registrador) add rega regb streg rd op rega regb op: código operação rega: registrador com primeiro operando fonte regb: registrador com segndo operando fonte streg: registrador qe garda resltado da operação streg 7 bits bits bits bits bits bits 5 6 I-Format (tipo I imediato) lw rega regb imm sw rega regb imm beq rega regb imm addi rega regb imm Desvio tiliza enreço PC relativo (PC + + imm) op regb rega imm 7 bits bits bits bits 6 bits Bscar ma instrção na memória Interpretar qal operação é representada pela instrção Trazer (se for o caso) os operandos para a CP Eectar a operação Armazenar (se for o caso) os dados saída Repetir o processo com ma nova instrção etapas do Ciclo Instrção 7 8!
4 Das finições importantes Elemento Combinacional - saída pen somente das entradas Eemplo: AL Elemento Seqüencial: elementos contêm informações estado Eemplo: Soma 2 A 2 B Controle Resltado S e l e c t 2 C 9 2 Contém 8 registradores Dois barramentos 2 bits saída e m barramento 2 bits entrada a ser Registrador tem o valor Registrador selecionado por Número dos registradores seleciona registrador qe recebe a ser qando = s m barramento entrada: a ser m barramento saída: Seleção enreço Enreço seleciona a palavra a ser colocada em Escem Enreço a ser Lerem Para escrever no enreço, seta Escem para Para ler do enreço, seta Lerem para 2 22 De acordo com a arqitetra do conjnto instrções, fine-se ma estrtra organizacional macro (número nidas fncionais, por eemplo) Essa estrtra é refinada para finir os componentes do caminho dados, sa interconeão e pontos controle Estrtra controle é finida O projeto do caminho dados e controle é refinado para projeto físico e validação Bsca a instrção na memória, cjo enreço está no contador programa PC Incrementa o contador programa PC Enreço leitra emória Instrções Instrção fncional !
5 add rega regb streg em[pc] Obtém instrção da memória R[streg] R[regA] + R[regB] Eecta operação soma PC PC + Calcla próimo enreço R[streg] R[regA] op R[regB] Controle e baseado na instrção codificada,, Reg a ser rega, regb, streg Operação Resltado lw rega regb imm mem[pc] memória Bsca instrção na End R[regA]+SignEt(imm) Calcla o enreço da memória R[regB] em[end] Carrega os dados no registrador PC PC+ Calcla o próimo enreço Instrção 6 Eten- 6 2 Operação Resltado Escem emória dados Enreço a ser Lerem 7 bits bits bits bits 6 bits op rega regb imediato sw rega regb imm mem[pc] Bsca instrção na memória End R[regA]+SignEt(imm) Calcla o enreço da memória em[end] R[regB] Carrega os dados na memória PC PC+ Calcla o próimo enreço Instrção Eten- 6 2 Operação Escem emória dados Resltado Enreço a ser Lerem 7 bits bits bits bits 6 bits op rega regb imediato 29 5!
6 beq rega regb imm mem[pc] memória Bsca instrção na Cond R[regA]-R[regB] Calcla a condição svio if (Cond eq ) PC PC+ + SignEt(imm) Calcla enreço PC relativo else PC PC+ Calcla o próimo enreço 7 bits bits bits bits 6 bits op rega regb imediato PC+ vindo do caminho dados bsca ma instrção Instrção Ddo 6 Eten- 2 Soma Enreço alvo do svio condicional Operação Para a lógica controle do svio condicional 2 2 Enreço leitra Instrção emória Instrções 2 6 Eten- 2 2 fonte 2 Operação 2 Resltado 2 Escem emória dados Enreço a ser Lerem LAparaReg 2 2 Enreço leitra Instrção emória Instrções 2 6 Eten fonte 2 2 Resltado Operação Resltado 2 FontePC 2 emória dados Enreço a ser Escem Lerem 2 2 LAparaReg 2 4 PC incrementado normalmente Se instrção for beq po adicionar imm a PC + Enreço leitra Instrção emória Instrções 6 Eten- 2 fonte Resltado Operação Resltado 2 Enreço leitra Instrção emória Instrções 2 PC Resltado Operação Escem 2 fonte emória 2 Resltado 2 dados Enreço a ser 6 Eten- 2 Lerem 2 2 LAparaReg !
7 Intifica pontos controle no caminho dados Bsca da instrção Operações lógicas e aritméticas emória Intifica tipo controle do Flo dados através mltipleadores Escrita dados Deriva sinais controle para cada instrção Coloca todos os sinais jntos 7 Enreço leitra Instrção emória Instrções 6 Eten- 2 8 PC + fonte Resltado Operação Resltado Don t care () = Enreço leitra Instrção emória Instrções = PC + = 6 Eten- 2 fonte Resltado Operação =op Resltado emória dados Enreço a ser Escem Lerem LAparaReg = Enreço leitra Instrção emória Instrções PC + = 6 Eten- 2 fonte = Resltado Operação =Add Resltado emória dados Enreço a ser Escem Lerem = LAparaReg 9 4 PC + PC+ Resltado Resltado Enreço leitra Instrção emória Instrções = 6 Eten- 2 fonte = Operação =Add Resltado emória dados Enreço a ser Escem Lerem = LAparaReg = Enreço leitra Instrção emória Instrções = 6 Eten- 2 fonte Operação =Sb Resltado = emória dados Enreço a ser Escem Lerem LAparaReg = !
8 PC + Resltado Enreço leitra Instrção emória Instrções 6 Eten- 2 fonte Operação Resltado emória dados Enreço a ser Escem Lerem LAparaReg Enreço leitra Instrção emória Instr [24:22] op Instrções R e g D s t fonte LAparaReg Controle Principal Lerem Escrem Op2 PC + 6 Eten- 2 fonte Resltado Operação Resltado emória dados Enreço a ser Escem Lerem LAparaReg Vantagens m ciclo relógio por instrção torna lógica mais simples Desvantagens Ciclo clock terminado pela instrção qe leva maior tempo Instrção carga tiliza cinco nidas fncionais em série tempo acesso à memória instrções + tempo acesso ao banco registradores + retardo + tempo acesso à memória dados + tempo estabilida dos dados para o banco registradores Dplicação nidas fncionais !
9 m programa é em ma lingagem qe a máqina não enten Lingagem alto nível É necessário tradzir o programa para a lingagem binária Programa Fonte em C! compilador! Programa em Assembly! Código objeto em lingagem binária! ódlo! montador!...! Código objeto em lingagem binária! Rotina biblioteca! Link-editor! 52 5 Programa eectável! loar! emória! Compilador tradz o programa em lingagem alto nível para lingagem montagem Compilador eecta três fnções: Análise léica: compõe o programa fonte em ses elementos individais distintos (comandos, operadores, variáveis) e verifica se estão acordo com as regras da lingagem Análise sintática: cria as estrtras para os comandos e verifica a correção das estrtras (por eemplo, tem int antes main, tem abre e fecha parênteses) Análise semântica: verifica as regras semânticas estáticas da lingagem (por eemplo, estar atribindo valores do tipo correto para ma variável) E.: Parcela=.5, poria dar erro pois variável Parcela é do tipo int ontador realiza a tradção m programa em lingagem montagem (código fonte) para lingagem binária (código objeto) Fnções básicas: Sbstitir códigos operações simbólicos por valores nméricos Sbstitir nomes simbólicos enreços por valores nméricos Reservar espaço memória para armazenamento instrções e dados Converter valores constantes para binários Eaminar a correção cada instrção !
10 Link-editor o ligador Algmas rotinas já eistem codificadas no sistema, por eemplo, rotinas para entrada e saída dados, modo qe o programador não precisa codificálas. Eemplo: printf(), readln(), rotinas matemáticas como seno e cosseno. Estas rotinas armazenadas em bibliotecas qe inclídas no código objeto gerado pelo compilador. Para qe o código da sbrotina eterna seja aneado ao código objeto tilizase o processo ligação. Este processo eamina todo o código objeto e procra por referências eternas não resolvidas asadas pelo compilador. Ele procra pela rotina no sistema e, se a encontra, incli se código no código objeto, caso contrário, gera ma mensagem erro. Lingagem interpretada Realiza as três fases (compilação, ligação e eecção) comando a comando do programa fonte. m programa fonte é eectado pelo programa interpretador Erros tectados forma mais fácil na interpretação tiliza-se mais memória na interpretação porqe interpretador tem qe estar na memória Na interpretação, loop tem qe ser tradzido em todas as iterações Programas mito tilizados tradzidos toda vez qe eectados na interpretação 58!
Tiago Alves de Oliviera
Tiago Alves de Oliviera 1 Capítulo 6 do Livro do Mario Monteiro Capítulo 5 (5.1, 5.2, 5. e 5.4) do Livro do Patterson 2 Processador executa instruções CPU (central processing unit) UCP (unidade central
Leia maisImplementação da UCP. Construção do caminho de dados Controle Implementação monociclo. Organização de Computadores
Implementação da UCP Construção do caminho de dados Controle Implementação monociclo Conceitos Gerais para Implementação do Processador Conceito de caminho de dados e controle Caminho dos bits de instrução
Leia maisIntrodução I. Organização e Arquitetura de Computadores. Sequência 15 Parte Operativa do MIPS - I. Introdução II.
Organização e Arqitetra de Comptadores Seqência 15 Parte Operativa do IPS - I Introdção I O desempenho de ma máqina pode ser determinado por três fatores: Número de instrções eectadas. Período do clock
Leia maisCaminho de Dados e Unidade de Controle
O Processador: Caminho de Dados e Unidade de Controle Ivanildo iranda Octávio Agsto Deiroz path -> Caminho qe os dados e instrções percorre, de acordo com os sinais gerados pela nidade de controle Controle
Leia maisArquitectura de Computadores II. Execução de Instruções em Vários Ciclos Máquina
Arqitectra de Comptadores II LESI - 3º Ano Eecção de Instrções em Vários Ciclos áqina João Lís Ferreira Sobral Departamento do Informática Universidade do inho Janeiro 22 Eecção mlti-ciclo Porqe não é
Leia maisOrganização de um processador
Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3ª. ed., KP Tópicos Introdção
Leia maisExecução concorrente de instruções
Eecção concorrente de instrções João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 6), D. Patterson & J. Hennessey, 3 a. ed., Elsevier Tópicos
Leia maisOrganização de um processador
Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3 a. ed., KP Tópicos Introdção
Leia mais3. Considere o seguinte código executado no processador pipeline da figura abaixo.
UNIVERSIDADE FEDERAL FLUINENSE INSTITUTO DE COPUTAÇÃO DEPARTAENTO DE CIÊNCIA DA COPUTAÇÃO Arqitetras de Comptadores Trma :A Lista 2 Profa.: Simone artins. Indiqe como modificar o código abaio de modo qe
Leia maisInfra-estrutura de Hardware
Infra-estrtra de Hardware CPU: Estrtra e Fncionalidade Implementação lti-ciclo Infra-estrtra de Hardware Roteiro da Ala Projeto de ma CPU simples Unidade de Processamento Via de Dados Compartilhamento
Leia maisDesenho do Processador
Desenho do Processador Lís Nogeira lis@dei.isep.ipp.pt Departamento Engenharia Informática Institto Sperior de Engenharia do Porto Desenho do processador p. Introdção Definindo o seginte sbconjnto da ISA
Leia maisProcedimentos. Sistemas de Computação
Procedimentos Chamada de Procedimentos Utilização de procedimentos: Facilitar entendimento do programa Reutilização de código Passos necessários para execução de um procedimento: Os parâmetros a serem
Leia maisProcessador MIPS. Datapath e Unidade de Controle. Componente do processador que realiza operações aritméticas
Processador IPS Datapath e Unidade de Controle Ch5- Datapath Componente do processador qe realiza operações aritméticas Unidade de Controle Componente do processador qe comanda o path, memória e dispositivos
Leia maisArquiteturas de Computadores
Arqitetras de Comptadores Pipeline Fontes dos slides: Patterson & Hennessy book website (copyright organ Kafmann) e Dr. Smanta Gha Conflito de controle O problema com desvios no pipeline é qe a decisão
Leia mais5. O Processador Datapath e Unidade de Controle
5. O Processador Datapath e Unidade de Controle Datapath Componente do processador qe realiza operações aritméticas Controle Componente do processador qe comanda o path, memória e dispositivos de E/S de
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia maisTCC Organização de Computadores I Turma :A1 Lista 3-GABARITO. 1. A figura abaixo mostra o diagrama da implementação para a UCP estudada em sala.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO TCC4.7-Organização Computadores I Turma :A Lista 3-GABARITO. A figura abaixo mostra o diagrama da implementação
Leia maisUNIOESTE Universidade Estadual do Oeste do Paraná Departamento de Engenharias e Ciências Exatas Campus de Foz do Iguaçu. Pipeline Conflitos
UNIOESTE Universidade Estadal do Oeste do Paraná Departamento de Engenharias e Ciências Eatas Camps de Foz do Igaç Pipeline Prof.: Fabiana Frata Frlan Peres Foz do Igaç - 2004 1 (definição) Sitação em
Leia maisLicenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame
FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame o ano 6-6-3 Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas e apresente
Leia maisInfraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 1. Um programa P foi compilado com um compilador
Leia maisLicenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame Modelo
FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame odelo o ano 6-XX-XX Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas.
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisFundamentos de Arquiteturas de Computadores Turma :A1 Lista 3 Profa.: Simone Martins
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Fundamentos de Arquiteturas de Computadores Turma :A Lista 3 Profa.: Simone Martins. A figura abaixo mostra
Leia maisORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES. Prof. Juliana Santiago Teixeira
ORGANIZAÇÃO DE COMPUTADORES CAPÍTULO 6: PROCESSADORES Prof. Juliana Santiago Teixeira julianasteixeira@hotmail.com INTRODUÇÃO INTRODUÇÃO O processador é o componente vital do sistema de computação, responsável
Leia maisInfraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisUNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisSSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Leia maisArquitectura de Computadores II. Revisão e implementação do datapath do MIPS
Arqitectra de omptadores II 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Fevereiro 23 Revisão do datapath (P) do IPS Visão
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização. Resposta:
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 - Gabarito 1. Um programa P foi compilado com
Leia maisExpoente Mantissa Frac. UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 Data de entrega 16/09/2016 por e-mail (simone@ic.uff.br)
Leia mais2. A influência do tamanho da palavra
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante a execução de
Leia maisVálido Rótulo Bloco bits 8 bits 8 bits 8 bits
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO TCC04.070-Organização de Computadores I Turma :A1 Gabarito - Lista 2 1. a) 256M-1=268435455 b) Log 2 256M=
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maishttp://www.ic.uff.br/~boeres/fac.html! Conteúdos: Debora, Edcarllos, livros! slides disponíveis!
http://www.ic.uff.br/~boeres/fac.html! 1 Conteúdos: Debora, Edcarllos, livros! slides disponíveis! Unidade central de Processamento realiza operações básicas codificadas em 0s e 1s instrução contém código
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Leia maisPROGRAMAÇÃO I. Introdução
PROGRAMAÇÃO I Introdução Introdução 2 Princípios da Solução de Problemas Problema 1 Fase de Resolução do Problema Solução na forma de Algoritmo Solução como um programa de computador 2 Fase de Implementação
Leia mais4. Modelo de Programação do DLX Introdução
4. Modelo de Programação do DLX Quero que o matemático Beremiz Samir nos conte uma lenda, ou uma simples fábula, na qual apareça uma divisão de 3 por 3 indicada, mas não efetuada, e outra de 3 por 2, indicada
Leia maisUnidade Central de Processamento UCP (CPU)
Unidade Central de Processamento UCP (CPU)! Arquitetura Convencional (Von Neumann) UCP BARRAMENTO MEMÓRIA PRINCIPAL ENTRADA E SAÍDA ! Visão geral da CPU UC - UNIDADE DE CONTROLE REGISTRADORES A B C D ALU
Leia maisOrganização e Arquitetura de Computadores INTRODUÇÃO
Organização e Arquitetura de Computadores INTRODUÇÃO A Arquitetura de Computadores trata do comportamento funcional de um sistema computacional, do ponto de vista do programador (ex. tamanho de um tipo
Leia maisProf. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Leia maisArquitectura de Computadores II. Revisão e implementação do datapath do MIPS
Arqitectra de omptadores II LESI - 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Janeiro 22 Revisão do datapath (P) do IPS Visão
Leia maisCPU Implementação. Multiciclo. Prof. Carlos Bazilio
CPU Implementação Multiciclo Prof. Carlos Bazilio bazilio@ic.uff.br Até então, tínhamos t... Problemas com Implementação Monociclo Ciclo de clock tem o mesmo tamanho para todas as instruções implementadas;
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisArquitectura de Computadores II. Pipelining (execução encadeada de instruções)
Arqitectra de Comptadores II 3º Ano Pipelining (eecção encadeada de instrções) João Lís Ferreira Sobral Departamento do Informática Universidade do inho Abril 5 Visão global de Pipelining Técnica qe permite
Leia maisInfraestrutura de Hardware. Funcionamento de um Computador
Infraestrutura de Hardware Funcionamento de um Computador Computador: Hardware + Software Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é
Leia maisOperações de Controle de Fluxo e Acesso a Memória. Na Aula Anterior... Nesta Aula. Instruções de Controle de Fluxo. if then - else.
GBC036 Arq. e Org. Computadores I Operações Controle Fluxo e Acesso a Memória Na Aula Anterior... Instruções aritméticas em Z; Formato e Codificação Instruções; Overflow e unrflow; Instruções aritméticas
Leia maisO Processador: Via de Dados e Controle
O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:
Leia maisUnidade de Controle. UC - Introdução
Unidade de Controle Prof. Alexandre Beletti (Cap. 3 Weber, Cap.8 Monteiro, Cap. 10,11 Stallings) UC - Introdução Para gerenciar o fluxo interno de dados e o instante em que ocorrem as transferências entre
Leia maisProcessador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia mais6. Pipelining. Figura Lavanderia analogia com o pipelining
6. Pipelining Overwiew Figra 6. - Lavanderia analogia com o pipelining Time Task order A B C 6 P 7 8 9 A D Time 6 P 7 8 9 A Task order A B C D ARQUITETURA DE COPUTADORES - RICARDO PANNAIN 6 Pipeline de
Leia maisAULA 03: FUNCIONAMENTO DE UM COMPUTADOR
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 03: FUNCIONAMENTO DE UM COMPUTADOR Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação O QUE É UM COMPUTADOR?
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 06 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação COMO UM PROGRAMA ESCRITO
Leia maisCAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
Leia maisção de Computadores I
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores I Aula 4 1. Projeto da Arquitetura
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Leia maisTodo processador é constituído de circuitos capazes de realizar algumas operações primitivas:
Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas: Somar e subtrair Mover um dado de um local de armazenamento para outro Transferir um dado para um dispositivo
Leia maisMicroprocessadores CPU. Unidade de Controle. Prof. Henrique
Microprocessadores CPU Unidade de Controle Prof. Henrique Roteiro Registradores; Unidade de Controle Níveis de Complexidade Introdução Um sistema microprocessado conta com diversos dispositivos para um
Leia maisConjunto de Instruções. Prof. Leonardo Barreto Campos 1
Conjunto de Instruções Prof. Leonardo Barreto Campos 1 Sumário Introdução; CISC; RISC; MIPS; Representação de Instruções; SPIM; Prof. Leonardo Barreto Campos 2/58 Sumário Operações Lógicas; Instruções
Leia maisIntrodução à Programação
Introdução à Programação Aula 02 Algoritmos e Ciclo de Desenvolvimento Edirlei Soares de Lima Modelo de um Computador Linguagem de Máquina Um processador executa instruções de máquina.
Leia maisCapítulo 6. Idéia básica
Capítlo 6 Permission is granted to copy and distribte this material for edcational prposes only, provided that the complete bibliographic citation and following credit line is inclded: "Copyright 998 organ
Leia maisArquitetura de Computadores. Ciclo de Busca e Execução
Arquitetura de Computadores Ciclo de Busca e Execução Ciclo de Busca e Execução Início Buscar a próxima instrução Interpretar a instrução Executar a instrução Término Funções realizadas pela UCP Funções
Leia maisLinguagens de Programação Classificação
Classificação Classificação A proximidade que a linguagem de programação tem com a humana determina sua classe (o nível): Linguagem de máquina (primeira geração) Linguagem assembly - de montagem (segunda
Leia maisConversões de Linguagens: Tradução, Montagem, Compilação, Ligação e Interpretação
Conversões de Linguagens: Tradução, Montagem, Compilação, Ligação e Interpretação Para executar uma tarefa qualquer, um computador precisa receber instruções precisas sobre o que fazer. Uma seqüência adequada
Leia maisWilliam Stallings Organização de computadores digitais. Capítulo 14 Operação da Unidade de Controle
William Stallings Organização de computadores digitais Capítulo 14 Operação da Unidade de Controle Microoperações o A execução de um programa em um computador se faz através: o do ciclo de Busca e Execução.
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Organização e Arquitetura Básicas
Leia maisINTRODUÇÃO À TECNOLOGIA DA INFORMAÇÃO ORGANIZAÇÃO COMPUTACIONAL
INTRODUÇÃO À TECNOLOGIA DA ORGANIZAÇÃO COMPUTACIONAL PROFESSOR CARLOS MUNIZ ORGANIZAÇÃO DE UM COMPUTADOR TÍPICO Memória: Armazena dados e programas Processador (CPU - Central Processing Unit): Executa
Leia maisSSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Leia maisA Arquitetura: conjunto de instruções
A Arquitetura: conjunto de instruções código instrução comentário 0000 NOP Nenhuma operação 0001 STA MEM() AC 0010 LDA AC MEM() 0011 ADD AC MEM() + AC 0100 OR AC MEM() OR AC 0101 AND AC MEM() AND AC 0110
Leia maisAula 17: UCP: Construindo um Caminho de Dados (Parte I)
Aula 17: UCP: Construindo um Caminho de Dados (Parte I) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (I) FAC 1 / 33
Leia maisIntrodução à Computação: Arquitetura von Neumann
Introdução à Computação: Arquitetura von Neumann Beatriz F. M. Souza (bfmartins@inf.ufes.br) http://inf.ufes.br/~bfmartins/ Computer Science Department Federal University of Espírito Santo (Ufes), Vitória,
Leia maisIII.2 - Princípios de Arquitetura
Conjunto de Instruções e Modo de Endereçamento Ciclo de busca decodificação execução de instruções Programação de um processador Arquitetura de Von Neumann e Componentes Arquiteturas 4, 3, 2, 1 e 0 Tabela
Leia maisEspecificação do Projeto de Processador RISC
UNIVERSIDADE FEDERAL DO VALE DO SÃO FRANCISCO Especificação do Projeto de Processador RISC mycpu Neste documento é apresentada a especificação do projeto da disciplina Organização e Arquitetura de Computadores
Leia maisUNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Arquiteturas de Computadores Turma :A1 Lista 1 Profa.: Simone Martins 1. Tentando projetar o futuro: a) Em
Leia maisProgramação: Compiladores x Interpretadores PROF. CARLOS SARMANHO JR
Programação: Compiladores x Interpretadores PROF. CARLOS SARMANHO JR Introdução Compiladores e interpretadores são formas de tradução de um código geralmente de alto nível (escrito em uma linguagem de
Leia maisInfraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
Leia maisConceitos Básicos Processador
Infra-Estrutura de Hardware Conceitos Básicos Processador Prof. Edilberto Silva www.edilms.eti.br edilms@yahoo.com Sumário Conceitos básicos Organização da CPU Execução das Instruções RISC x CISC Paralelismo
Leia maisArquitetura e Organização de Computadores
Arquitetura e Organização de Computadores Estrutura e Função do Processador Material adaptado, atualizado e traduzido de: STALLINGS, William. Arquitetura e Organização de Computadores. 5ª edição Organização
Leia maisCompiladores. Introdução à Compiladores
Compiladores Introdução à Compiladores Cristiano Lehrer, M.Sc. Introdução (1/2) O meio mais eficaz de comunicação entre pessoas é a linguagem (língua ou idioma). Na programação de computadores, uma linguagem
Leia maisCONJUNTO DE INSTRUÇÕES
CONJUNTO DE INSTRUÇÕES 1 CARACTERÍSTICAS DE INSTRUÇÕES DE MÁQUINA Quando um programador usa uma linguagem de alto-nível, como C, muito pouco da arquitetura da máquina é visível. O usuário que deseja programar
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 3ª Aula Visão Geral e Conceitos Básicos Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Copyright William Stallings & Adrian J Pullin Tradução, revisão e
Leia maisOrganização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
Leia maisINF 1005 Programação I
INF 1005 Programação I Aula 02 Algoritmos e Ciclo de Desenvolvimento Edirlei Soares de Lima Modelo de um Computador Linguagem de Máquina Um processador executa instruções de máquina
Leia maisAula 23: Noções de Compilação, Montagem, Link-edição, e Interpretação
Aula 23: Noções de Compilação, Montagem, Link-edição, e Interpretação Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) Compilação, Montagem, Link-edição,
Leia maisArquitetura de Computadores. Prof. Alexandro Baldassin. 1o semestre/2018
Arquitetura de Computadores Prof. Alexandro Baldassin 1o semestre/2018 Personagem da Semana Von Neumann medal, 1993 For significant developments in computer architecture, insighmul observaoons on sopware
Leia maisDisciplina: Arquitetura de Computadores
Disciplina: Arquitetura de Computadores Estrutura e Funcionamento da CPU Prof a. Carla Katarina de Monteiro Marques UERN Introdução Responsável por: Processamento e execução de programas armazenados na
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 Operações Lógicas Embora os primeiros computadores se concentrassem em words completas, logo ficou claro que era útil atuar sobre
Leia maisUm Exemplo de Nível ISA: o IJVM. Pilhas. Pilhas. O Modelo de Memória da IJVM. Pilhas de Operandos. Nível ISA
Ciência da Computação Arq. e Org. de Computadores Nível ISA Prof. Sergio Ribeiro Um Exemplo de Nível ISA: o IJVM Objetivo: Introduzir um nível ISA (Instruction Set Architecture), a ser interpretado pelo
Leia mais2. A influência do tamanho da palavra
PROCESSAMENTO 1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos etc.) e de controle, durante
Leia maisMIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Leia mais3. Linguagem de Programação C
Introdução à Computação I IBM1006 3. Linguagem de Programação C Prof. Renato Tinós Departamento de Computação e Matemática (FFCLRP/USP) 1 Principais Tópicos 3. Linguagem de programação C 3.1. Conceitos
Leia maisUCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Leia maisArquitetura de Computadores Aula 10 - Processadores
Arquitetura de Computadores Aula 10 - Processadores Prof. Dr. Eng. Fred Sauer http://www.fredsauer.com.br fsauer@gmail.com 1/21 TÓPICOS ORGANIZAÇÃO COMPONENTES BÁSICOS INSTRUÇÃO DE MÁQUINA CICLO DE INSTRUÇÃO
Leia mais