Tecnologia em Automação Industrial ELETRÔNICA II. Aula 06. TRANSISTORES: visão geral. Prof. Dra. Giovana Tripoloni Tangerino

Transcrição

1 Tecnologia em Automação Industrial ELETRÔNICA II Aula 06 TRANSISTORES: visão geral Prof. Dra. Giovana Tripoloni Tangerino SP CAMPUS PIRACICABA

2 TIPOS DE TRANSISTORES BJT IGBT JFET UJT MOSFET

3 ENCAPSULAMENTOS 3

4 ENCAPSULAMENTOS: DISPOSITIVOS DISCRETOS

5 ENCAPSULAMENTOS: CIRCUITOS INTEGRADOS (CHIPs) Diferenças: dimensões, consumo de energia e modo pelo qual o encapsulamento do CI é montado na placa do circuito impresso. Sigla Nome do encapsulamento Altura Espaço entre pinos DIP Dual-in-line package 5,1 mm 2,54 mm SOIC Small outline integrated circuit 2,65 mm 1,27 mm SSOP Shrink small outline package 2,0 mm 0,65 mm TSSOP Thin Shrink small outline package 1,1 mm 0,65 mm TVSOP Thin very small outline package 1,2 mm 0,4 mm PLCC Plastic leaded chip carrier 4,5 mm 1,27 mm QFP Quad flat pack 4,5 mm mm TQFP Thin quad flat pack 1,6 mm 0,5 mm BGA Ball grid Array LFBGA Low-profile fine-pitch ball grid array 1,5 mm 0,8 mm PGA Pin Grid Array BGA DIP PGA PLC

6 CHIPs 6

7 CHIPs ou CIs Benefícios: permite que mais circuitos sejam encapsulados em um chip; como os circuitos mais próximos entre si, o tempo de propagação de sinais de um circuito para outro diminuirá, aumentando a velocidade de operação do circuito como um todo. Desvantagens: Quando os circuitos são colocados muito próximos uns dos outros, o material isolante que isola um circuito do outro é mais estreito. Isso diminui o valor de tensão que o dispositivo pode resistir antes que ocorra a ruptura do dielétrico. Ao aumentar a densidade do chip, aumenta-se a dissipação de potência do chip, que pode aumentar a temperatura do chip para um nível acima do máximo permitido para uma operação segura.

8 Classificação dos CIs: Complexidades A complexidade dos Cis podem ser medidas pelo número de portas lógicas equivalentes no seu substrato SSI: Integração em pequena escala menor do que 12 portas por Chip MSI: Integração em média escala de 12 a 99 portas por Chip LSI: Integração em larga escala de 100 a portas por Chip VLSI: Integração em muito larga escala de a portas por Chip ULSI: Integração em ultra-larga escala de a portas por Chip GSI: Integração em escala giga portas por Chip ou mais

9 Classificação dos CIs: tipo de componente eletrônico Cis bipolares: Fabricados utilizando transistores bipolares de junção (NPN e PNP) como seu principal elemento de circuito. Entrada flutuante: o CI responde como se na entrada tivesse sido aplicado um nível lógico alto (suscetível a ruídos ) Famílias TTL (lógica transitor-transistor) ECL V cc =+5V (nominal) Cis unipolares: Fabricados utilizando transistores unipolares por efeito-decampo (MOSFETs canal P e canal N) como seu principal elemento de circuito. Entrada flutuante: pode superaquecer e danificar o CI. Todas as entradas de um circuito CMOS devem ser conectadas a um nível lógico (baixo ou alto) ou à saída de outro CI Famílias: CMOS (semicondutor de óxido metálico complementar) PMOS NMOS BiCMOS CMOS V cc =+3 a +18V

10 TECNOLOGIAS CONSTRUTIVAS 10

11 Tecnologia construtiva: nanômetros O aumento de performance e a queda de consumo/desperdício são os princípios fundamentais que regem toda a indústria dos semicondutores desde que a tecnologia foi inventada. O avanço da tecnologia depende do progresso do hardware de forma decisiva: espremer transistores. Um microprocessador tem dezenas de bilhões de transistores Chip Intel de 22nm: cerca de 1,5 bilhão de transistores Indústria já utiliza a escala de 14 nanômetros na construção de chips: Intel, AMD, Samsung na linha Exunos, Qualcomm na linha Snapdragon, Apple na linha A10 dos novos iphones. Um fio de cabelo tem espessura que oscila entre e nanômetros A molécula de DNA tem 2,5 nanômetros de comprimento de ponta a ponta. Estima-se que a partir de 7 ou 5 nanômetros o silício deixe de se comportar como semicondutor.

12 Tecnologia construtiva: nanômetros Desvantagens: Com processadores com medidas inferiores a 30 ou 20 nanômetros, torna-se mais difícil e caro fabricar chips de alta performance em escala industrial. Quanto mais diminui-se a distância entre terminais dos transistores, menos eficiente o silício se comporta. Vantagens: Quanto menor for a distância existente entre os terminais dos transistores no interior de um chip, menos distância a eletricidade precisa percorrer, o que significa que o processamento de dados fica mais rápido. Se a distância é menor, a eletricidade encontra menor resistência à sua passagem, o que significa menos aquecimento do equipamento (efeito Joule). Se a distância entre transistores é menor, significa que é possível incluir mais alguns milhões deles no espaço ocupado pelo processador de geração anterior. O aumento do número de transistores contribui para o aumento do poder de processamento. O encolhimento de sucessivas arquiteturas tende a diminuir custos de fabricação.

13 Tecnologia construtiva: nanômetros Problema com redução dos chips: ao reduzir da casa dos 30 para os 20 nanômetros, a indústria detectou um problema sério com os transistores: como os terminais ficavam muito próximos um do outro, poderia ocorrer salto de energia involuntário entre um ponto e outro. Solução: construção de transistores tridimensionais: o FinFET Em vez da estrutura plana, achatada, em 2D, criaram a barbatana para colocar uma barreira física a esses saltos involuntários de energia, evitando que fugas de corrente comprometessem o funcionamento do chip. Se o uso do silício se torne impossível a partir de escalar menores, é possível que esse tipo de tecnologia dê espaço para outros avanços, como o uso de nanotubos de carbono, grafeno e outros materiais na fabricação de microchips. 2012: A Intel chama esse princípio de transistor Tri-Gate (ou terceira geração dos processadores Intel) e utiliza na arquitetura Ivy Bridge (22 nanômetros). 2017: a Intel pode colocar no mercado a oitava geração dos processadores Core i, chamada de Cannon Lake, com um processo de manufatura de 10nm. 2016: Samsung começa produção em massa de chip FinFET de 10nm para Galaxy S8

14 FinFET Fin Field Effect Transitor (nadadeira) Chip comuns em processados, GPUs e SSDs Tipo de arranjo em que os transistores do chip são organizados em estruturas 3D, com empilhamento, sendo possível perceber um ressalto transversal no chip, que lembra uma nadadeira

15 CONFIGURAÇÕES COMPOSTAS COM TRANSISTORES 15

16 CONFIGURAÇÕES COMPOSTAS COM TRANSISTORES Conexão em cascata Conexão cascode Conexão Darlington Par realimentado Circuito CMOS Fonte de corrente Espelho de corrente Par diferencial

17 CONEXÃO CASCATA Uma conexão em cascata é uma conexão em série A saída de um amplificador é a entrada para o próximo amplificador O ganho total de tensão é o produto dos ganhos de cada estágio - Os cálculos da CC são independentes da cascata - Os circuitos de polarização cc são isolados uns dos outros por capacitores de acoplamento - Os cálculos da CA para ganho e impedância são interdependentes

18 CONEXÃO CASCODE Oferece uma alta impedância de entrada, com baixo ganho de tensão e uma baixa impedância de saída. Baixo ganho de tensão - Estágio emissor-comum alimentando um estágio basecomum - O estágio base-comum oferece uma boa operação em alta frequência - Apropriada para aplicações de alta frequência, Pois o baixo ganho de tensão do estágio de entrada reduz a capacitância Miller de entrada

19 CONEXÃO DARLINGTON É constituída por dois transistores conectados como um super transistor, que fornece um ganho de corrente muito alto e alta impedância de entrada. Os transistores atuam como um só, com um ganho de corrente que é o produto dos ganhos de corrente dos transistores individuais β D = β 1. β 2 Características Alto ganho de corrente Ganho de tensão próximo da unidade Importância prática: alta impedância de entrada Baixa impedância de saída

20 PAR REALIMENTADO (Quasi-Darlington) É um circuito com dois transistores com características similares ao par Darlington, mas ao invés de um par de transistores, usa transistores complementares (npn e pnp) Utiliza um transistor pnp acionando um transistor npn, e os dois dispositivos atuam efetivamente como um transistor pnp. Fornece um ganho de corrente muito alto

21 CMOS MOSFET complementar Funciona como inversor lógico É um circuito construído com transistores MOSFET tipo intensificação de tipos opostos (canal n e canal p) Comum em circuitos digitais: Baixo consumo de energia A entrada V i é aplicada a ambas as portas com a saída tomada dos drenos conectados

22 FONTE DE CORRENTE Uma fonte de corrente ideal fornece uma corrente constante, qualquer que seja a carga conectada a ela. Uma fonte de corrente real é uma fonte de corrente em paralelo com uma resistência muito grande. Em uma fonte de corrente ideal R = Podem ser construídas utilizando BJT e/ou FET

23 ESPELHO DE CORRENTE Fornece uma corrente constante Utilizado principalmente em circuitos integrados A corrente constante é obtida através de uma corrente de saída que é o reflexo ou o espelho de uma corrente desenvolvida sobre um lado do circuito. A corrente I x, estabelecida pelo transistor Q 1 e pelo resistor R x, é refletida na corrente I através do transistor Q 2.

24 PAR DIFERENCIAL 24

25 PAR DIFERENCIAL O amplificador diferencial é o bloco de construção mais utilizado nos CIs analógicos. O estágio de entrada de cada Amp-Op é um amplificador diferencial. O amplificador diferencial com BJT é a base de uma família de circuitos lógicos de velocidade muito alta (ECL) VANTAGENS DOS CIRCUITOS DIFERENCIAIS: possuem maior imunidade a ruído ambiente e interferências quando comparado à circuitos simples tem uma melhor rejeição a ruído da fonte tem maior excursão de saída (duas vezes maior que o circuito simples) e maior relação sinal ruído (maior que 3 db) possuem menos (idealmente nenhuma) distorção de ordem par. CONFIGURAÇÃO BÁSICA: Duas entradas e duas saídas separadas Dois transistores casados, com dois estágios emissor-comum simétricos fornecem dois nós de saída, cuja diferença de tensão permanece livre do ripple de alimentação. 25

26 SINAL DIFERENCIAL Sinal de um terminal: é um sinal medido em relação à terra comum. Conduzido por uma linha Sinal diferencial: medido entre dois nós que têm excursões iguais e opostas Conduzido por duas linhas

27 PAR DIFERENCIAL Principais características: Sinais que são opostos nas entradas são altamente amplificados ganho muito grande quando sinais opostos são aplicados às entradas Sinais que são comuns nas entradas são ligeiramente amplificados Ganho muito pequeno resultante de entradas comuns Ou seja, amplifica o sinal diferencial e rejeita o sinal comum às entradas Se o circuito apresenta assimetrias e saída diferencial será corrompida Rejeição de modo comum: razão entre o ganho diferencial e o ganho de modo-comum O ruído (ou qualquer sinal de entrada não desejado) costuma ser comum a ambas as entradas, a conexão diferencial tende a atenuar essa entrada indesejada, enquanto fornece uma saída amplificada do sinal diferencial aplicado às entradas

28 PAR DIFERENCIAL Rejeição ao ruído: Em um amplificador de áudio o ripple causa um chiado. Ruído de ripple: uma variação em V CC aparece em V out, pois V out e V CC são medidos em relação à terra e diferem por R C I C. Solução: No circuito diferencial, V out deixa de ser medido em relação a terra e passa a ser medido em relação a outro ponto igualmente sujeito ao ripple de entrada, V o1 e V o2. V o1 e V o2 são afetados pelo ripple exatamente da mesma forma, de maneira que a diferença entre eles permanece livre do ripple.

29 PAR DIFERENCIAL Ganho de tensão CA com saída dupla (sinais aplicados a ambas as entradas) A d = V o V d = R c r e Sendo V d = V i1 V i2 X Fornece grande amplificação sobre a diferença dos sinais aplicada a ambas as entradas

30 AMPLIFICADORES OPERACIONAIS 30

31 LM 741

32 Bibliografia