INSTRUMENTAÇÃO E CONTROLO CAPÍTULO IX Condicionamento digital de sinais 01/013 Processamento digital de sinais O desenvolvimento dos sistemas digitais deu origem ao aparecimento de controladores baseados em microprocessador, designados por: CLP Controladores Lógicos Programáveis (PLC s) CP Controladores Programáveis (PC s) Para realizar o interface com o sistema exterior (processo), os controladores estão dotados de sistemas de aquisição e conversão de sinais: Conversor A/D (Analogic-to-Digital converter) Conversor D/A (Digital-to-Analogic g Converter) ) Luis Filipe Baptista ENIDH/MEMM
Conceitos C gerais O bloco de conversão de sinal analógico- digital (conversor A/D ou ADC - Analogic to Digital Converter) ) desempenha o papel p de converter o sinal analógico de entrada num sinal digital, o que permite o seu processamento no domínio digital como um vector de n bits. Luis Filipe Baptista ENIDH/MEMM 3 Conceitos C gerais A tarefa complementar de construção ou reconstrução de um sinal analógico de saída, a partir de um conjunto de bits é feita por um circuito de conversão digitalanalógico (conversor D/A ou DAC Digital to Analogic Converter) O DAC transforma um número digital num nível de tensão correspondente Luis Filipe Baptista ENIDH/MEMM 4
Esquema simplificado dos blocos de conversão A/D e D/A Luis Filipe Baptista ENIDH/MEMM 5 Principais definições Diagrama de um sistema de processamento digital de sinal 1º Bloco: filtro anti-aliasing S/H: Sample & Hold ADC e DAC: conversores A/D e D/A Último bloco: filtro de reconstrução Luis Filipe Baptista ENIDH/MEMM 6
Principais definições Frequência de amostragem fs (sampling frequency) ) frequência à qual são obtidas as amostras do sinal de analógico de entrada (va) Processador digital de sinal (DSP Digital Signal Processor): processador especial que se utiliza para processar os dados a elevadas velocidades. Em alternativa, pode utilizar-se um microprocessador (Ex: PC s) Luis Filipe Baptista ENIDH/MEMM 7 Principais definições Filtro anti-aliasing: A filtragem na entrada do sistema tem como função reduzir o ruído fora da banda útil do sinal, e evitar a degradação do sinal devido ao fenómeno do aliasing provocado pelo efeito de amostragem O filtro Anti - Aliasing limita a frequência do sinal de entrada de modo a evitar o aparecimento de sobreposição espectral significativa próximo da frequência f=fs/ Luis Filipe Baptista ENIDH/MEMM 8
Pi Principais i i definições iõ Circuito de Sample & Hold: representado na figura pelo bloco S/H pode ser representado conceptualmente como um interruptor e um condensador Filtro de reconstrução: Na saída, é comum a utilização de um filtro de reconstrução depois da conversão de sinal digital para sinal analógico Em geral, esta tarefa a é realizada ada por um filtro passa-baixo. Tem por objectivo eliminar as réplicas do sinal em múltiplos inteiros da frequência de conversão Luis Filipe Baptista ENIDH/MEMM 9 Pi Principais i i definições iõ Sinal de saída do conversor D/A (a negro) e sinal alisado obtido através da passagem pelo filtro de reconstrução (a azul) Luis Filipe Baptista ENIDH/MEMM 10
Amostragem e retenção (Sample & Hold) O conversor A/D precisa de um certo intervalo de tempo para determinar a saída digital correspondente à entrada analógica a Durante este período, a TENSÃO DE ENTRADA NÃO DEE ARIAR! Para congelar o sinal de entrada, quando este varia muito rápidamente no tempo, utilizam-se circuitos especiais, designado por amostra e guarda => Sample & Hold Luis Filipe Baptista ENIDH/MEMM 11 Amostragem e retenção (Sample & Hold) Amostragem de um sinal genérico: b) Sinal analógico. c) Sinal de amostragem (sinal de controlo para o interruptor) d) Sinal de saída para o conversor A/D Luis Filipe Baptista ENIDH/MEMM 1
Amostragem e retenção (Sample & Hold) Esquema conceptual do circuito de amostra e guarda (Sample & Hold) Luis Filipe Baptista ENIDH/MEMM 13 Amostragem e retenção (Sample & Hold) Esquema electrónico simplificado Luis Filipe Baptista ENIDH/MEMM 14
Amostragem e retenção (Sample & Hold) Modo de funcionamento: Quando o interruptor electrónico (FET) está fechado, a tensão do condensador c segue a tensão de entrada in. Quando o FET está aberto, a tensão do condensador mantém o valor de in. Durante esta fase, irá decorrer a conversão de in no ADC. Operações efectuadas no circuito de amostra e guarda FET fechado: operação de amostragem FET aberto: operação de retenção (no ADC efectua-se a conversão) Luis Filipe Baptista ENIDH/MEMM 15 Sistemas de controlo digital Num anel de controlo digital, temos as seguintes operações básicas: Amostragem: g realizado através do conversor A/D Processamento digital: realizado no processador através de uma equação às diferenças (difference equation) Retenção (ZOH - Zero Order Hold): realizado através do conversor D/A Luis Filipe Baptista ENIDH/MEMM
Amostragem Amostragem do sinal analógico e conversão A/D (amostrador ou SAMPLER) Esta operação é representado no diagrama de blocos bocosdoco controlo oodgta digital por um interruptor que é activado em cada período de amostragem (Ts), de modo a captar amostras a intervalos regulares Luis Filipe Baptista ENIDH/MEMM Amostragem Modelação da operação de amostragem Luis Filipe Baptista ENIDH/MEMM
Amostragem Quando se efectua a operação de amostragem, existe sempre uma perda de informação A extensão da perda de informação, depende do método de amostragem utilizado e dos parâmetros associados Luis Filipe Baptista ENIDH/MEMM Exemplo : No sinal da esquerda, não é possível reconstruir o sinal original Luis Filipe Baptista ENIDH/MEMM 0
Amostragem Considere por exemplo que uma sequência de amostras é efectuada a um sinal f(t) em cada Ts segundos Assim, a frequência de amostragem necessita de ser suficientemente elevada quando comparada com a frequência máxima do sinal -> largura de banda de f(t) Luis Filipe Baptista ENIDH/MEMM Amostragem Amostragem adequada de um sinal analógico Fsinal= 0,33 Hz T=3 s Fs=10 Hz Ts=0.1 s Luis Filipe Baptista ENIDH/MEMM
Amostragem incorrecta de um sinal Amostragem incorrecta de um sinal analógico Os sinais com frequências diferentes (a cheio -> f=0.9 Hz e a tracejado -> f=0.1 Hz) possuem os mesmos valores das amostras quando Ts=1 seg. Luis Filipe Baptista ENIDH/MEMM Amostragem incorrecta de um sinal Para o Ts indicado, não se conseguem distinguir os sinais originais (onda quadrada e onda sinusoidal) dos sinais amostrados (pontos a amarelo) Luis Filipe Baptista ENIDH/MEMM
Amostragem Exemplo: Considere o seguinte sinal analógico f (t) = 3cos π 3 ( πt) + cos 0πt + Se o sinal for amostrado com Ts=0.1 seg., o sinal amostrado f(kt) éd dado d por: f (k Luis Filipe Baptista ENIDH/MEMM = π + = 3cos 0k 0.kπ + 0. T ) 3cos ( 0k 0.kπ ) + cos k ( ) 5 π 3 Amostragem Surge uma réplica sobreposta ao sinal original Este fenómeno designa-se se por ALIASING Luis Filipe Baptista ENIDH/MEMM
Amostragem A regra a seguir para obter uma amostragem de sinais adequada, baseia-se no Teorema da Amostragem (Shannon), que diz o seguinte: Deve amostrar-se um sinal analógico com uma frequência Fs que seja, no mínimo, o dobro da frequência dominante do sinal a amostrar => Fs=*Fmax (frequência de Nyquist) Luis Filipe Baptista ENIDH/MEMM Amostragem Regra prática: em controlo digital deve amostrar-se o sinal analógico com uma frequência Fs que deverá ser oito a dez vezes superior àf frequência máxima do sinal a amostrar f = 10 f s max sinal Luis Filipe Baptista ENIDH/MEMM
Frequências de amostragem usuais nalguns sistemas electrónicos de consumo Luis Filipe Baptista ENIDH/MEMM 9 Amostragem alores usuais de períodos de amostragem (Ts) fornecidas na literatura para controlo de processos industriais: Controlo de caudal Ts = 1 s Controlo de nível Ts = 5 s Controlo de temperaturat Ts = 30 s a 10 minutos Luis Filipe Baptista ENIDH/MEMM
Reconstrução do sinal Conversão D/A operação de reconstru- ção do sinal analógico através do correspondente sinal discreto A forma mais usual consiste em manter o sinal constante entre dois valores de Ts Luis Filipe Baptista ENIDH/MEMM Reconstrução do sinal Conversão D/A (ZOH - Zero Order Hold) Os sinais digitais são convertidos em tensões que são mantidas em patamares durante o período de amostragem T Luis Filipe Baptista ENIDH/MEMM
Sinais i analógicos e digitais São obtidos através da conversão A/D e D/A (Nota: H(s) modelo do processo) Luis Filipe Baptista ENIDH/MEMM Estudo dos dispostivos de conversão A/D e D/A Conversão D/A Tipos de conversores D/A Conversão A/D Tipos de conversores A/D Sistemas de aquisição de dados Programas de aquisição de dados Luis Filipe Baptista ENIDH/MEMM 34
Conversor digital-analógico analógico (D/A) Dispositivo electrónico que converte informação digital com n bits (8, 10, 1, 16, etc ) numa tensão analógica. A saída do conversor D/A é dada por: 1 n = ( b + b +... + b ) + x R 1 n x = tensão de saída analógica do conversor R = tensão de referência b1, b, bn = palavra digital com n bits Luis Filipe Baptista ENIDH/MEMM 35 Conversor digital-analógico analógico (D/A) Resolução de um conversor digital-analógico: corresponde à variação mínima possível da saída analógica, ou seja: n Δx = R Exemplo: para n=5 e n=8 bits, R =10, ter-seá: Δ Δ x x = 10 = 10 5 = 8 0,315 = 0,039065 Luis Filipe Baptista ENIDH/MEMM 36
Conversor digital-analógico analógico (D/A) Exemplo: Uma válvula de controlo tem uma variação linear da abertura com a tensão de entrada (0-10 ), recebendo um sinal de entrada de 8 bits. Determine R do DAC e a % de abertura da válvula correspondente a uma variação de 1 bit na entrada. Resolução: x = 10 = Δ x = R 8 R 1 8 ( +... + ) = 0,039039 = 10,039 0,039 % abertura = 100% = 0,39% 10 Luis Filipe Baptista ENIDH/MEMM 37 Características ti gerais do conversor digital-analógico (D/A) Entrada: sinal digital com n bits Tensão de alimentação cc: bipolar (±1 até ±18 ) ou unipolar Tensão de referência: R ou ref Saída: bipolar ou unipolar Desvio (offset): tensão de saída do ampop para entrada nula. É possível reduzir ou anular esta tensão através de ajuste de potenciómetros Retenção (latch) de dados nas entradas Luis Filipe Baptista ENIDH/MEMM 38
Conversor digital-analógico (D/A) Comportamento estático de um conversar D/A: para cada combinação binária, só poderá haver uma correspondente tensão analógica 7 s () Gráfico da tensão de saída s em função do código binário de entrada M (3 bits) 6 Caractéristique théorique idéale 5 4 3 Caractéristique théorique réelle aleur pleine échelle e 1 Quantum 0 000 001 010 011 100 101 110 111 Luis Filipe Baptista ENIDH/MEMM M (bits) 39 Conversor digital-analógico analógico (D/A) Esquema básico de um conversor digital- analógico -> amplificador somador pesado Luis Filipe Baptista ENIDH/MEMM 40
Conversor digital-analógico analógico (D/A) Este conversor utiliza resistências correspon- dentes aos n-bits do sinal digital (R, R, 4R, 8R,, n-1 R) Os interruptores do conversor, são controlados por uma palavra digital D: 1 3 b b b D = + + +... + 1 3 B1. bn=bits da palavra digital bn = Less Significant Bit (LSB) b1= Most Significant Bit (MSB) Luis Filipe Baptista ENIDH/MEMM 41 b n n Conversor digital-analógico analógico (D/A) Como a posição 1 dos interruptores está ligada à massa e é uma massa virtual, a corrente que atravessa cada resistência mantêm-se constante Swith a 0 : liga-se à massa (1) Switch a 1 : liga-se à massa virtual () i ref ref ref b1 + b +... + b n-1 R R R ref b1 b bn = + +... + 1 R n 0 = n 1 Luis Filipe Baptista ENIDH/MEMM 4
Conversor digital-analógico analógico (D/A) Assim, a corrente total i 0, é dada por: i = 0 R ref D A tensão de saída do conversor, épropor proporcional à palavra digital D, ou seja: v = -i R = 0 0 f ref D Luis Filipe Baptista ENIDH/MEMM 43 Conversor digital-analógico analógico (D/A) A precisão do conversor D/A, depende de: Precisão de ref Precisão das resistências associadas a cada bit Desempenho dos interruptores Desvantagem deste conversor: para n>4, as resistências necessitam de ter uma grande precisão => preço elevado! Luis Filipe Baptista ENIDH/MEMM 44
Conversor digital-analógico analógico (D/A) Esquema do conversor D/A do tipo R-R Luis Filipe Baptista ENIDH/MEMM 45 Conversor digital-analógico analógico (D/A) O conversor D/A do tipo R-R, é muito usado, especialmente para um número de bits > 4 Só utiliza dois tipos de resistências (R e R) A corrente no switch 1 (I 1 ), é dada por: I n 1 1 = I = 4I 3 =... = I n A corrente de saída i 0 é dada por: i 0 = R Luis Filipe Baptista ENIDH/MEMM 46 ref D
Conversor digital-analógico analógico (D/A) Montagem de um conversor D/AdotipoR R- R de 8 bits (DAC0808 da National Semicondutor) = 10 (A +... + A 1 8 o 1 8 Luis Filipe Baptista ENIDH/MEMM 47 ) Conversor analógico-digital (A/D) Converte uma tensão analógica em informação digital com n bits. Equação de funcionamento do conversor: ( 1 n b + b +... + b ) x R 1 + n Resolução: O sinal de aproximação na equação anterior, deve-se ao facto de o termo da direita só poder variar de uma quantidade finita, cujo valor mínimo é dado por: Δ = R n Luis Filipe Baptista ENIDH/MEMM 48
Conversor analógico-digital (A/D) Característica de transferência ideal e real Gráfico do código binário N (3 bits) em função da tensão analógica de entrada e 111 110 101 100 011 010 N (Bits) Caractéristique théorique idéale aleur pleine échelle Caractéristique théorique réelle 001 Quantum 000 0 1 3 4 5 6 7 e () Luis Filipe Baptista ENIDH/MEMM 49 8 Conversor analógico-digital it l (A/D) Problema: Um transdutor tem uma sensibilidade de 0,0 /ºC. Determine a tensão de referência e o número de bits (n) adequado para medir T (0-100 ºC), com 0,1 ºC de resolução. Resolução: T = 100º C = (0,0/ 0/º C) 100º C = R = transd ΔT = 01ºC 0,1º (0,1º C) (0,00 /º C) = m n n 0,00 = R =,0 n = 9,96 n 10 bits Luis Filipe Baptista ENIDH/MEMM 50
Conversor A/D de aproximações sucessivas Diagrama de blocos Luis Filipe Baptista ENIDH/MEMM 51 Conversor A/D de aproximações sucessivas O conversor funciona da seguinte forma: Início: Colocam-se todos os bits de saída a zero Pôr b 1 (MSB - Most Significant Bit) a 1 e testar F = R -1 relativamen-te t a x no comparador Se x > F => b 1 = 1 e coloca-se o bit b = 1 Se x < F => b 1 = 0 e coloca-se o bit b = 1 Procede-se do mesmo modo até se atingir o bit menos significativo (LSB Less Significant Bit) Luis Filipe Baptista ENIDH/MEMM 5
Conversor A/D de aproximações sucessivas Exemplo: Determine a saída de um ADC de aproximações sucessivas de 4 bits para uma entrada de 3,17 e referência de 5. Resolução: b = b b b -1 1 = 1 F = 5 =,5 x = 3,17 >,5 b1 1 3 4 = 1 = 1 = 1 palavra F F F =,5 + 5 =,5 + 5 - -3 = 3,15 + 5 binária = 1010 () = 3,75 = 3,15-4 x x = 3,4375 = 3,17 < 3,75 b x = 3,17 > 3,15 b = 0 = 3,17 < 3,4375 b 3 = 1 4 = 0 Luis Filipe Baptista ENIDH/MEMM 53 Conversor A/D de aproximações sucessivas Exemplo: Processo de conversão de um ADC de aproximações sucessivas de 8 bits para uma tensão de entrada E = 11, e referência R = 16. Luis Filipe Baptista ENIDH/MEMM 54
Conversor A/D de aproximações sucessivas Esquema de ligações de um conversor A/D de aproxi-mações sucessivas de 8 bits (ADC0801 da National Semicondutor) a transdutor e bus de μp Luis Filipe Baptista ENIDH/MEMM 55 Conversor A/D de rampa com dupla inclinação: Esquema simplificado Luis Filipe Baptista ENIDH/MEMM 56
Principais características do conversor A/D de rampa com dupla inclinação: Rampa dupla Utiliza integração com condensadores e medida do tempo. antagem: precisão Desvantagem: lento Construção: Utiliza um circuito integrador com ampop, um comparador e circuitos digitais associados. É muito utilizado em aparelhos de medida (multímetros, frequencímetros, etc ) Luis Filipe Baptista ENIDH/MEMM 57 Conversor A/D de rampa com dupla inclinação: Modo de funcionamento Baseia-se na possibilidade de o sinal de entrada actuar um integrador durante um tempo fixo (T 1 ), gerando assim uma saída 1 T 1 1 1 = RC dt Como a é constante, tem-se: = 0 1 RC a 1 T 1 a Luis Filipe Baptista ENIDH/MEMM 58
Modo de funcionamento do conversor A/D de rampa com dupla inclinação: Depois de se atingir T=TT 1, a entrada do integrador é comutada electronicamente para a tensão de referência R. A tensão começa a diminuir a partir de 1, de acordo com t 1 1 1 = 1 ref dt = T1 a t RC RC RC 0 Deve notar-se que no instante T1 é activado um contador, que conta até o comparador indicar =0. Nesse instante (t x ), a tensão a será igual a: Luis Filipe Baptista ENIDH/MEMM 59 ref Modo de funcionamento do conversor A/D de rampa com dupla inclinação: 1 1 = T1 a tref = 0 RC RC t x a = ref T 1 Da equação anterior, pode-se ver que t x do contador está relacionado de uma forma linear com a, sendo independente d de R e C Utilizam-se sinais digitais de INÍCIO e de FIM de conversão, no circuito lógico de comando do conversor Luis Filipe Baptista ENIDH/MEMM 60
Conversor A/D de rampa com dupla inclinação: Recta de funcionamento (I): Luis Filipe Baptista ENIDH/MEMM 61 Conversor A/D de rampa com dupla inclinação: Recta de funcionamento (II): Luis Filipe Baptista ENIDH/MEMM 6
Conversor A/D de rampa com dupla inclinação: Recta de funcionamento (III): Luis Filipe Baptista ENIDH/MEMM 63 Características gerais do conversor A/D de rampa com dupla inclinação: Entrada: unipolar (0-10 ; 0-5 ), bipolar (±5 ; ±10) Saída: palavra digital com n bits Referência: Fonte de tensão estável Fonte de alimentação: geralmente de ±1 a ±18 Sinais digitais: início e fim de conversão (1 lógico) Tempo de conversão: É geralmente da ordem 10 a 100 μs, dependendo do número de bits de conversão e do tipo de conversor Luis Filipe Baptista ENIDH/MEMM 64
Problema 3.15: Um transdutor de temperatura tem uma sensibilidade de 6,5 m/ºc (0-100 ºC). Tendo em conta que se usa um ADC de 6 bits com uma referência de 10, determine o circuito de interface transdutor/adc e a resolução do conversor em ºC. Para T = 100º C = (6,5m/º C) 100º C 0,65 Resolução (1): 1 = +... + x R transd = 6 1 6 ( ) = 10 ( +... + ) = 9,84375 Ganho de amplificação = 9,84375 = 1514 15,14 0,65 Luis Filipe Baptista ENIDH/MEMM 65 Problema 3.15: Resolução () -n -6 Δ = R Δ = 10 = 0,1565 Δ T = = 0,0103 15,14 0,0103 ΔT = 3 65 6,5 10 /º C - = 1,59º C Resolução (º C) = ΔT = 1,59º C 0,1565 Luis Filipe Baptista ENIDH/MEMM 66
Problema 3.15 Resolução (3) Circuito electrónico de interface com o transdu- tor de temperatura Luis Filipe Baptista ENIDH/MEMM 67 Prob. 7. (livro Curtis Johnson) Uma palavra digital de 4 bits é usada para controlar a potência de aquecimento de uma resistência de Ω em c.c. O calor libertado varia com a tensão entre 0-4 na entrada do aquecedor. Usando um DAC com R =10, seguido de um outro de corrente de ganho unitário, determine: A) A regulação para dissipação de calor mínima e máxima. B) Como varia a potência com variações do bit menos significativo ifi (LSB). Luis Filipe Baptista MEMM 68
Resolução do prob. 7. (cont.) 4 bits DAC 0000 K = 4 = 10 (b 4 9,375 estados = 16 estados 1 DAC 1 = 56,56 +... + b = 0 Amplificador para max 4 4 = 4 (ganho) P = I = P = R R 4 Pmin = 0 W ; Pmax = = ) = 9,375 1111 88 W DAC = 9,375 Luis Filipe Baptista MEMM 69 Resolução do prob. 7. (cont.) A variaçãode P com é não linear ( - Δ) ΔP = R R Δ = 1,6 (16 variações ΔP = 1,6 ( -1,6) 0001 de 1,6 ) = 0,8 ( 1,6) 0000 ΔP = 0,8 ( 1,6 1,6) = 1,8 W 1110 1111 ΔP = 08 0,8 ( 4 16) 1,6) = 37,1 W Luis Filipe Baptista MEMM 70
Resolução do prob. 7. (cont.) Número Bit Saida DAC () Saída () Potência (W) 0 0000 0 0 0 1 0001 0.65 1.60 1,8 0010 1.50 3.0 5,1 3 0011 1.875 4.80 11,5 4 0100.500 6.40 0,48, Resolução do prob. 7.. (cont.) Tabela de valores com interesse para o problema 5 0101 3.15 8.00 3,00 6 0110 3.750 9.60 46,08 l 7 0111 4.375 11.0 6,7 8 1000 5.000 1.80 81,9 9 1001 5.65 14.40 103,68 interesse 10 1010 6.50 16.00 18,00 11 1011 6.875 17.60 154,88 1 1100 7.500 19.0 184,3 13 1101 8.15 0.80 16,3 14 1110 8.750.40 50,88 15 1111 9.375 4.00 88,00 Luis Filipe Baptista ENIDH/MEMM 71 Prob. 7. (Cont.). Gráfico de evolução da potência dissipada na resistência (P) versus Tensão de entrada () 300 50 00 ia [W] Potenci 150 100 50 0 0 5 10 15 0 5 Tensao [] Luis Filipe Baptista ENIDH/MEMM 7
Resolução do prob. 7.. Diagrama de blocos do sistema de controlo final DAC (4 bits) Amplificador (K=,56) Amplificador de corrente (K=1) Resistência (R= Ω) Luis Filipe Baptista MEMM 73 Sistemas de Aquisição i de Dados - Digital it Acquisition System (DAS) Sistema de hardware que permite ao computador processar um conjunto de N entradas, efectuar cálculos complexos e enviar para os dispositivos de saída o resultado das operações efectuadas pelo programa de cálculo Sistemas multicanal (8, 16 ou mais linhas de entrada/saída) Interface com o computador via barramento do PC, porta série, porta paralela ou porta USB Luis Filipe Baptista ENIDH/MEMM 74
Sistema de Aquisição de Dados (DAS) Diagrama genérico de um sistema de aquisição de dados (A/D) Luis Filipe Baptista ENIDH/MEMM 75 Sistema de Aquisição de Dados (DAS) Multiplexer analógico Dispositivo electrónico que recebe o sinal do endereço descodificado e selecciona os dados para o canal escolhido, fechando um interruptor ligado a essa linha de entrada analógica Luis Filipe Baptista ENIDH/MEMM 76
Sistema de Aquisição de Dados Placa de aquisição de dados multicanal para PC Conector de E/S: Ficha DB Ligação ao bus do PC (bus PCI) Luis Filipe Baptista ENIDH/MEMM 77 Software de aquisição de dados LABIEW (http://www.ni.com) MATLAB/SIMULINK (http://www.mathworks.com) REAL-TIME WORKSHOP REAL-TIME WINDOWS TARGET REAL-TIME TOOLBOX PROGRAMAS ESPECÍFICOS EM C (Microsoft isual C++, Borland C++, ) PROGRAMAS ESPECÍFICOS EM BASIC (Microsoft isual Basic, ) Luis Filipe Baptista ENIDH/MEMM 78
Software de aquisição de dados LABIEW: Exemplo de um programa (1) Luis Filipe Baptista ENIDH/MEMM 79 Software de aquisição de dados LABIEW: Exemplo de um programa () Luis Filipe Baptista ENIDH/MEMM 80
Software de aquisição de dados Matlab/Simulink: Diagrama de blocos de uma aplica-ção que utiliza a aplicação Data Aquisition Toolbox e placa de aquisição de dados (NI, Advantech, etc..) Luis Filipe Baptista ENIDH/MEMM 81 Software de aquisição de dados Matlab/ Simulink: Exemplo de aplicação à indústria automóvel Luis Filipe Baptista ENIDH/MEMM 8