Transístores de passagem e portas de transmissão

Documentos relacionados
Transístores de passagem e portas de transmissão

Transístores de passagem 1

Circuitos CMOS dinâmicos

Portas lógicas MOS. Assuntos. João Canas Ferreira. Março de Estrutura geral. 2 Caraterísticas gerais. 3 Layout de células

Circuitos CMOS dinâmicos

Inversores CMOS. Assuntos. João Canas Ferreira. Março de Comportamento estático. 2 Comportamento dinâmico. 3 Cadeias de inversores

Transístores MOS. Assuntos. João Canas Ferreira Modelo de funcionamento do transístor MOS. 2 Condensadores intrínsecos

Transístores MOS. João Canas Ferreira Universidade do Porto Faculdade de Engenharia

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2004/05

Mestrado Integrado em Engenharia Electrotécnica e de Computadores. Projecto de Circuitos VLSI Exame

Trabalho 4: Projeto Elétrico e Leiaute de Porta XOR em Lógica Estática

Inversor CMOS. Dois inversores PMOS NMOS. Digital Integrated Circuits 2nd (J. Rabaey et al.) Inversor. Partilhar alimentações.

PROJETO 3: SOMADOR DE QUATRO BITS EM TECNOLOGIA CMOS Para implementacão de um Somador completo é necessário seguir a tabela-verdade abaixo:

Circuitos Digitais MOS. Circuitos Digitais. Famílias lógicas. circuitos do mesmo tipo, mesma tecnologia, mesmas características

Aula 14: Portas Lógicas CMOS. Prof. Seabra PSI/EPUSP

Alguns exercícios (resolvidos) de PCVLSI

Portas lógicas CMOS João Canas Ferreira

Circuitos CMOS sequenciais

Inversor CMOS: operação do circuito, características de transferência de tensão (p )

Portas lógicas CMOS João Canas Ferreira

Microeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E

Portas lógicas CMOS João Canas Ferreira

Licenciatura em Engenharia Electrotécnica e de Computadores

Trabalho 2: Projeto Elétrico e de Leiaute de um Inversor CMOS

Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 04. Inversor CMOS. Prof. Sandro Vilela da Silva.

Dispositivos de Chaveamento

Portas Lógicas CMOS. Projecto de Circuitos VLSI FEUP/LEEC 2005/06

Portas Simples: Transístor de passagem

Trabalho 3: Projeto, Leiaute e Análise de um Buffer CMOS Multi-estágio

Tecnologias de Circuitos Integrados MOS-CMOS. Manoel Eusebio de Lima Greco-CIn-UFPE

Microeletrônica. Aula 19. Prof. Fernando Massa Fernandes. Sala 5017 E.

1ª Questão (1,0 ponto)

1. Famílias Lógicas NMOS e CMOS

Inversor CMOS. Bloco básico em circuitos digitais. Potência dissipada em regime estático é (praticamente) nula

Cap. 4 Inversor CMOS pag. 107

PCS 3115 (PCS2215) Sistemas Digitais I. Tecnologia CMOS. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016) Adaptado por Glauber De Bona (2018)

Microeletrônica. Germano Maioli Penello.

PORTAS CMOS. Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1

Eletrônica (MOS) Prof. Manoel Eusebio de Lima

Microeletrônica. Germano Maioli Penello.

Circuitos VLSI digitais

ATRASOS DO CMOS. Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1

Trabalho de Laboratório. Electrónica Geral LERCI. Circuitos com Transistores MOS

Microeletrônica. Prof. Fernando Massa Fernandes. Aula 21. Sala 5017 E.

Microeletrônica. Aula 18. Prof. Fernando Massa Fernandes. Sala 5017 E.

ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO Departamento de Engenharia de Sistemas Eletrônicos

Fig. 1 (a) Diagrama de Amplitude e (b) diagrama de fase de um filtro passa-baixo (um polo em s=ω o

SISTEMAS DIGITAIS ELEMENTOS DE TECNOLOGIA

PROJETO DE CIRCUITOS INTEGRADOS DIGITAIS

13 CIRCUITOS DIGITAIS MOS

Licenciatura em Engenharia Informática e de Computação. Electrónica Digital (2000/2001) CORRECÇÃO

Eletrônica Digital para Instrumentação. Herman Lima Jr.

Dimensionamento de portas lógicas

Transístores MOS João Canas Ferreira

Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica NOT.

Aula 18: Fontes e Espelhos de corrente MOS. Prof. Seabra PSI/EPUSP

4. AMPLIFICADORES OPERACIONAIS

UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA

PCS3515 Sistemas Digitais. 04-Famílias Lógicas e Lógica CMOS

Circuitos VLSI digitais

Díodo Zener. Para funcionar com polarização inversa. Modelo mais simples assume r z =0. Electrónica 1

Projecto Low-Power Importância

Manhã com a ACE. 2 - Fornecer modelos simples para estes dispositivos

Docente: Professor Doutor José Bastos. Universidade do Algarve - FCT. Electrónica III. 2º Projecto. João Martins Rei Nº40652

Centro Federal de Educação Tecnológica de Pelotas CEFET-RS. Aula 09. Projeto de Blocos Seqüenciais. Prof. Sandro Vilela da Silva

Microeletrônica. Aula 19. Prof. Fernando Massa Fernandes. Sala 5017 E.

PARTE II - Circuitos Resistivos Não-Lineares

SSC0180- ELETRÔNICA PARA COMPUTAÇÃO. Professor: Vanderlei Bonato Estagiária: Leandro S. Rosa

FACULDADE DE TECNOLOGIA DE SÃO PAULO. TÉCNICAS DE EXTRAÇÃO DE PARÂMETROS DE PROCESSO (TEPP) Prof. Victor Sonnenberg

Sistemas Digitais / Sistemas Digitais I 7 Famílias Lógicas

PSTFC / Chipidea. Introdução

Assunto : Amplificadores com configuração base comum e coletor comum.

MOSFET: Polarização do MOSFET Aula 4

Aula 12: O Inversor CMOS. Prof. Seabra PSI/EPUSP

LAB 4: Experimentos com uma NAND2: lógicas estática e dinâmica (2017)

PCS 3115 (PCS2215) Objetivos Parte 1

Escola Politécnica - USP

Colectânea de Problemas de Microelectrónica

Licenciatura em Engenharia Informática e de Computação. Electrónica Digital (2000/2001) CORRECÇÃO

Transístores MOS. Projecto de Circuitos VLSI FEUP/LEEC 2005/06. Inclui figuras de: Digital Integrated Circuits, J. Rabaey, A. Chandrakasan, B.

Introdução à Eletrônica de Potência

Microeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E

Comparação entre Tecnologias CMOS para implementação de portas lógicas

UNIVERSIDADE CATÓLICA DE PELOTAS MESTRADO EM ENGENHARIA ELETRÔNICA E COMPUTAÇÃO

Aplicações de Conversores Estáticos de Potência

Conversão analógico-digital e digital-analógica

8.7) Tecnologia MOS. MOS metal-óxido-semicondutor: um eletrodo de metal sobre um óxido isolante sobre um substrato de semicondutor

EE610 Eletrônica Digital I. 2_b_2 Chaves em circuitos lógicos

Aula 7 Transistores. Patentes

Tecnologia em Automação Industrial ELETRÔNICA II. Fonte chaveada. Prof. Dra. Giovana Tripoloni Tangerino

Famílias de Circuitos Lógicos

Eletrônica II. Germano Maioli Penello. II _ html.

Exemplo 4.1 (pag.245)

Introdução à Eletrônica. TE214 Fundamentos da Eletrônica Engenharia Elétrica

Caracterização de Portas Lógicas

FACULDADE SANTO AGOSTINHO - FSA ENGENHARIA ELÉTRICA ELETRÔNICA DE POTÊNCIA TIRISTORES

PSTFC / Chipidea. Introdução

Circuitos Analógicos com Transístores MOSFET

Fundamentos de Electrónica Laboratório

Transcrição:

Transístores de passagem e portas de transmissão João anas Ferreira Universidade do Porto Faculdade de Engenharia 2014-05-06

Assuntos 1 Transístores de passagem 2 Portas de transmissão João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 2 / 20

ircuitos lógicos com transístores de passagem Transístores NMOS usados como interrutores (controlados por tensão) Garantir que não existe contenção nos nós externos Sinal à saída da rede de interrutores deve ser "restaurado" araterísticas: Usa menor número de transístores Não tem consumo estático Atenção ao buffer de saída João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 3 / 20

Tensão de saída A tensão correspondente a 1 é degradada pela rede de transístores NMOS. V DD In x Out Voltage [V] 3.0 2.0 1.0 Out x In V X = V DD V T Pode existir consumo estático no inversor de saída Pode ser vantajoso alterar V M 0.0 0 0.5 1 1.5 2 Time [ns] Transístor NMOS sujeito a efeito de corpo (aumento de V T ) Resistência do interrutor cresce quando a tensão de saída se aproxima de V in V T (zona linear) Ligar drenos a portas de transístores aumenta degradação da saída João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 4 / 20

Interruptor NMOS V = V DD V T = V DD (V T0 + γ( 2Φ F + V S 2Φ F ) 1,8 V = 2.5V A = 2.5 V = 2.5 V L A = 2.5 V M n M 2 M 1 V não atinge 2,5 V, mas apenas 2,5 V-V T. Existe consumo de potência estática na porta seguinte. Transístor NMOS está sujeito a efeito de corpo, com aumento da tensão de limiar. Resistência do interruptor cresce quando a tensão de saída V se aproxima de V A V T (funcionamento na zona linear). João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 5 / 20

urvas de transferência As curvas de transferência deste tipo de circuito são muito diferentes das curvas associadas a portas MOS complexas. João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 6 / 20

ircuitos do tipo PTL PTL = complementary pass transistor logic Valores complementares sempre disponíveis Todas as portas têm a mesma topologia Pode ser necessário usar portas com V T =0, para compensar a ligação de fontes a portas. João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 7 / 20

Recuperação de nível de tensão V DD Level Restorer A M n M r X V DD M 2 Out Problema no nó X durante a sua transição H L: descarga via Mn é contrariada por pullup via Mr. M 1 Variação completa da amplitude (rail-to-rail) Transístor de recuperação aumenta a capacidade em do nó X Problema de dimensionamento (ratioed circuit) João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 8 / 20

Dimensionamento do transístor de restauro 3.0 Voltage [V] 2.0 1.0 W/L r =1.75/0.25 W/L r =1.50/0.25 W/L r =1.0/0.25 W/L r =1.25/0.25 0.0 0 100 200 300 400 500 Time [ps] Existe um limite superior para a dimensão do transístor de restauro. Pull-down via transístor de restauração pode ser uma cadeia de vários transístores NMOS. Mr aumenta o tempo de subida, diminui tempo de descida. apacidade acrescida em X torna a porta mais lenta. João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 9 / 20

Emprego de transístores com V t =0 orrentes de fuga podem ser significativas quando a comutação não é frequente. ontinua a existir efeito de corpo. João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 10 / 20

Assuntos 1 Transístores de passagem 2 Portas de transmissão João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 11 / 20

Porta de transmissão A A = 2.5 V A = 2.5 V L = 0 V A utilização de portas de transmissão tem vindo a decrescer. Porquê? João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 12 / 20

Resistência de uma porta de transmissão 3 0 R n 2.5 V Rn Resistance, ohms 2 0 1 0 R p R n R p 2.5 V 0 V R p V out 0 0. 0 1. 0 2. 0 V out, V G eq = 1 R eq k n (V DD V TN ) + k p (V DD V TP ) João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 13 / 20

Multiplexador de portas de transmissão V DD S S S V DD A M 2 S F M 1 S GND In 1 S S In 2 João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 14 / 20

Porta XOR com portas de transmissão saída F M2 A M1 F M3/M4 A Implementação complementar requer 12 transístores. Analisar separadamente os casos =1 e =0. A saída (nó F) tem sempre um percurso de baixa resistência para as alimentações. João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 15 / 20

Atraso em cadeias de portas de transmissão 2.5 2.5 2.5 V 1 V i 1 V i V i+1 V n 1 In 2.5 V n 0 0 0 0 (a) In R eq R V eq R eq R 1 V i V i+1 V eq n 1 V n m (b) R eq R eq R eq R eq R eq R eq In João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 16 / 20

Otimização do atraso Atraso de cadeia R t p = 0,69 n k=0 Atraso de cadeia R com buffers n: número de portas da cadeia n t p = 0,69 m R eq R eq k = 0,69 R eq n(n + 1) 2 m(m + 1) 2 m: número de portas por segmento ( n ) + m 1 t buf n(m + 1) ( n ) = 0,69 R eq + 2 m 1 t buf Número ótimo de portas por segmento m opt = 1,7 t buf R eq João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 17 / 20

Exemplo: atraso de uma cadeia de portas de transmissão 16 portas de transmissão, 8 kω, 3,6 ff: 2,7 ps João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 18 / 20

Exemplo adicional: somador completo P V DD V DD A i P S Sum Generation A A P i A P V DD V A DD P P o arry Generation i i Setup A i P Atrasos semelhantes para a soma e o transporte Usa 24 transístores em vez de 28 S = A S = A + A + A + A o = A + + A G = A D = A P = A o(g, P) = G + P S(G, P) = P João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 19 / 20

Referências As figuras usadas provêm do seguinte livro: Rabaey03 J. M. Rabaey et al, Digital Integrated ircuits, 2ª edição,prentice Hall, 2003. http://bwrc.eecs.berkeley.edu/icbook/ João anas Ferreira (FEUP) Transístores de passagem e portas de transmissão 2014-05-06 20 / 20