Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip

Documentos relacionados
Uma Arquitetura de Roteador Parametrizável para a Síntese de Redes-em-Chip

Mechanisms to Provide Fault Tolerance to a Network-on-Chip

UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE CIÊNCIA DA COMPUTAÇÃO

Provimento de Tolerância a Faltas em Redes-em-Chip

Interface de Comunicação Extensível para a Rede-em-Chip SoCIN

Thiago Felski Pereira MECANISMOS PARA PROVIMENTO DE TOLERÂNCIA A FALTAS EM UMA REDE-EM-CHIP

RUBENS VICENTE DE LIZ BOMER USO DE ANÁLISE DE ESCALONABILIDADE PARA ACELERAR A EXPLORAÇÃO DO ESPAÇO DE PROJETO EM SISTEMAS BASEADOS EM REDES-EM-CHIP

Implementação de Canais Virtuais em Redes em Chip

Tolerância a Falhas em Circuitos Integrados Nanométricos

Técnicas para obtenção de Tolerância a Falhas

Tolerância a Falhas. Sumário. December 18, Introdução e Terminologia. Modelos de Falha

Modelagem e Simulação de Mecanismos de Sincronização entre Unidades Reconfiguráveis para Projeto Baseado em Redes em Chip

Redundância Modular Tripla

Topologias de Arquiteturas de Comunicação

VALIDAÇÃO DA REDUÇÃO DO CONSUMO DE POTÊNCIA EM NOC UTILIZANDO ESQUEMAS DE CODIFICAÇÃO

UNIVERSIDADE DO VALE DO ITAJAÍ PRÓ-REITORIA DE PÓS-GRADUAÇÃO, PESQUISA, EXTENSÃO E CULTURA PROGRAMA DE MESTRADO ACADÊMICO EM COMPUTAÇÃO APLICADA

Sistemas Distribuídos Capítulo 8 - Aula 13

Combinação de Estratégias para Tolerar Falhas em Interconexões e Aumentar o Rendimento na Produção de Redes Intra- Chip

Especificação formal de infra-estruturas de Redes-em- Chip visando aplicações baseadas no Padrão H.264/AVC

Análise de Alternativas de Integração do Processador LEON3 em Sistemas Embarcados

Implementação de uma Rede em Chip com Suporte a Clusters Dinâmicos e Multicast

Introdução à Computação

1. Sistemas de numeração e códigos 23

Circuitos Combinacionais Lógicos

UNIVERSIDADE DO VALE DO ITAJAÍ CENTRO DE CIÊNCIAS TECNOLÓGICAS DA TERRA E DO MAR CURSO DE ENGENHARIA DE COMPUTAÇÃO

Organização e Arquitetura de Computadores I

PCS Sistemas Digitais I. Códigos para Detecção e Correção de Erros. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016)

Técnicas de comutação

Suprimento de Energia 20:51 1

Sistemas Distribuídos

Redes-em-Chip de Baixo Custo

SSC0611 Arquitetura de Computadores

AULA 03: PROCESSAMENTO PARALELO: MULTIPROCESSADORES

Arquitetura de Computadores. Processamento Paralelo

Análise do Tráfego Interno em uma Rede-em-Chip por meio de Simulação

Dispositivos de Lógica Programável

Eletrônica Digital. Circuitos Combinacionais FACULDADE FUCAPI

Métodos de Teste de Redes-em-Chip (NoCs)

O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7

MULTIPLEXADOR E DEMULTIPLEXADOR

Memória interna para Projeto de Sistema Computacionais com Capacidade de Detecção de Erro de Escrita e Configuração de Recursos de Redundância

Aula 3 Redes de Interconexão

Redes de Computadores

Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.

Capítulo 3. A camada de enlace de dados

UFSM-CTISM. Comunicação de Dados Aula-17

Projetos de Circuitos Digitais em VHDL e FPGA

Computadores Digitais II

Universidade Federal do Rio de Janeiro Informática DCC/IM. Arquitetura de Computadores II. Arquiteturas MIMD. Arquiteturas MIMD

TÉCNICAS DE TOLERÂNCIA A FALHAS APLICADAS A REDES INTRA-CHIP

2 Qualidade de serviço

Prof. Leonardo Augusto Casillo

FPGA & VHDL. Tutorial

Erros e Protocolos de Recuperação Códigos detectores e correctores de erros.

Camada de Enlace de Dados

Engenharia de Confiança. Helena Macedo Reis Luis Fernando de Souza Moro

William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 5 Memória interna

Sumário. Introdução a SoCs. Introdução a SoCs. Introdução a SoCs. Introdução a SoCs. Systems on Chips Multiprocessados: MPSoCs

ELE32 Introdução a Comunicações Codificação de Canal. ITA 2º. Semestre de 2017

Códigos de Detecção de Erros 2ª. parte. Prof. Ricardo de O. Duarte DECOM - UFOP

Capítulo 6 Aritmética Digital: Operações e Circuitos

Organização e Arquitetura de Computadores I

Desenvolvendo aplicações com LabVIEW FPGA. Rogério Rodrigues Engenheiro de Marketing Técnico Marcos Cardoso Engenheiro de Vendas

REDUÇÃO DO CONSUMO DE POTÊNCIA DE CIRCUITOS INTEGRADOS UTILIZANDO ESQUEMAS DE CODIFICAÇÃO EM CONJUNTO COM A FERRAMENTA ORION

Correção de Erros. Erros de memória de semicondutores podem ser:

Hardware Reconfigurável

CMP238 Projeto e Teste de Sistemas VLSI

Sistemas Distribuídos


SSC0641 Redes de Computadores

Sequência 17 Organização e Hierarquia de Memória

A representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:

DOUGLAS ROSSI DE MELO INTERFACE DE COMUNICAÇÃO EXTENSÍVEL PARA A REDE-EM-CHIP SOCIN

XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip

Tolerância a Falhas. June 2, 2010

PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL FACULDADE DE INFORMÁTICA PROGRAMA DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO

Sistemas Tolerantes a Falhas

Organização e Arquitetura de Computadores I

Nível da Lógica Digital

Solução para Planejamento de Redes de Comunicação sem Fio em Ambiente Rural. COPEL - Dis PUCPR - ESCOLA POLITÉCNICA Abril/2017

MARCELO DANIEL BEREJUCK REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA USO EM TELECOMUNICAÇÕES

Redes de Computadores

PLANEJAMENTO DAS DISCIPLINAS DE SISTEMAS DIGITAIS NA EC3. Workshop de Graduação do PCS Prof. Edson S. Gomi 31 de julho de 2018

ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável. Prof. Antonio Heronaldo de Sousa

Funções de Lógica Combinacional

TestOut Network Pro - Português PLANO DE CURSO

Dispositivos de Chaveamento

ENGENHARIA DE SISTEMAS MICROPROCESSADOS

Arquitetura Multiprocessada em SoCs: Estudo de Diferentes Topologias de Conexão

O Problema do Mapeamento Heurísticas de mapeamento de tarefas em MPSoCs baseados em NoC

Infraestrutura de alto desempenho e confiabilidade para sistemas de missão critica. Eng. José Luiz De Martini Agosto 2012

Circuitos Integrados. Nível da Lógica Digital (Aula 7) Circuitos Combinacionais. Circuitos Lógicos Digitais Básicos. Multiplexadores (1)

Replicação em sistemas web

Códigos de bloco. Instituto Federal de Santa Catarina Curso superior de tecnologia em sistemas de telecomunicação Comunicações móveis 2

Modulações de Espectro Espalhado

Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados

Registradores de Deslocamentos.

PCS Sistemas Digitais I. Circuitos Combinatórios Blocos Básicos: (De)Multiplexadores e Dispositivos tri-state. Prof. Dr. Marcos A. Simplicio Jr.

3. Revisão de Eletrônica Digital

Universidade do Estado do Rio de Janeiro Centro de Tecnologia e Ciências Faculdade de Engenharia. Fábio Gonçalves Pessanha

Transcrição:

Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip Cesar Albenes Zeferino Universidade do Vale do Itajaí UNIVALI Laboratório de istemas Embarcados e Distribuídos - LED Itajaí, anta Catarina, Brasil

umário 2 Introdução Adicionando tolerância a faltas à rede ocin Resultados Conclusões

Introdução 3 Rede-em-Chip (NoC Network-on-Chip) Arquitetura chaveada para comunicação entre núcleos em um sistema intergrado em único chip (oc) Chaveamento por circuitos ou pacotes Motivação para o uso de NoCs Barramentos são reutilizáveis mas possuem desempenho limitado NoCs oferecem - Desempenho escalável - Paralelismo em comunicação - Reusabilidade

Introdução 4 Exemplo de NoC ocinfp ocin RAoC - NoC escalável de baixo custo - Roteadores parametrizáveis (Canais e Buffers) - Roteamento estático ocinfp ParI - ParI possui + parametrização - Controle de fluxo - Buffers - Roteamento - Arbitragem L in IFC W in IFC FIF FIF IC IC I R I R idle[ ] [ ] idle[ ] [ ] CPM idle gnt[ ] [ ] idle gnt[ ] [ ] C D W C D W FIF FIF L out FC W out FC

Introdução 5 Como todos sistemas eletrônicos, as NoCs são suscetíveis a faltas Uma falta na rede pode levar o sistema a falhar Ação Propagação Falta Erro Falha NoCs tolerante a faltas evitam a propagação do erro decorrente da falha (ex. inversão de um bit) Para que um erro não seja propagado, ele precisa ser primeiramente detectado

Introdução 6 Duração Classificação das faltas das faltas e erros quanto à duração Transiente - corre uma vez e não persiste - Crosstalk - Partículas α (EU) Permanente - corre durante a fabricação ou depois de certo tempo - Desgaste físico - Defeito de fabricação - Erro de projeto Intermitente - corre de forma repetida, mais não contínua, no mesmo local - Desgaste em um componente - Flutuações de temperatura e voltagem

Introdução 7 Duração Classificação das faltas das faltas e erros quanto à duração Transiente - corre uma vez e não persiste - Crosstalk - Partículas α (EU) 80% das faltas em sistemas eletrônicos Permanente - corre durante a fabricação ou depois de certo tempo - Desgaste físico - Defeito de fabricação - Erro de projeto Intermitente - corre de forma repetida, mais não contínua, no mesmo local - Desgaste em um componente - Flutuações de temperatura e voltagem

Introdução 8 Detecção de Erros É o aspecto mais importante de tolerância a faltas, pois um sistema não pode tolerar um problema do qual não está ciente A detecção de erros é feita usando-se redundância Tipos de redundância Tipo Ideia básica Exemplo Espacial (física) Adição de haware redundante Replicar um módulo e ter duas réplicas para comparar seus resultados Temporal Execução de operações redundantes Executar duas vezes uma operação e comparar os resultados Informação Adição de bits redundantes ao dado Adicionar bits de paridade a uma palavra

Introdução 9 Trabalhos anteriores de TF na ocin Frantz (2007) - Proteção do roteador RaoC (EU e Crosstalk) - HC-H-TMR x CRC e T (menor sobrecusto) Veiga (2010) - Proteção dos canais (Crosstalk) - R. Informação (CRC e Paridade) L in IFC FIF IC I R idle[ ] [ ] CPM idle gnt[ ] [ ] C D W FIF L out FC W in IC idle[ ] idle gnt[ ] C W out IFC FIF I R [ ] [ ] D W FIF FC

Introdução 10 Problema de pesquisa Prover uma solução de baixo custo que garanta confiabilidade e a disponibilidade da rede ocinfp mesmo na presença de faltas do tipo EU e crosstalk. Redundância Espacial - TMR Redundância de Informação - Cabeçalho com a informação de roteamento (RIB) replicada L in IFC FIF IC I R idle[ ] [ ] CPM idle gnt[ ] [ ] C D W FIF L out FC W in IC idle[ ] idle gnt[ ] C W out IFC FIF I R [ ] [ ] D W FIF FC

Adicionando tolerância a faltas à rede ocin 11 Técnica para proteção do módulos de roteamento e arbitragem Exemplo: Redundância espacial (TMR) no módulo de roteamento (IC) Bloco IC Registrador Bloco IC Registrador Função de Roteamento Lógica de controle Função de Roteamento Lógica de controle Votador

Adicionando tolerância a faltas à rede ocin 12 Técnicas para proteção do RIB Redundância de informação RIB RIB RIB Votador RIB eop bop 0 1 HLP RIB.Xdest RIB.Ydest RIB.Xdest RIB.Ydest RIB.Xdest RIB.Ydest 0 0 Carga Útil 1 0 Terminador

Adicionando tolerância a faltas à rede ocin 13 Técnica para proteção do módulos de roteamento e arbitragem Exemplo: Redundância espacial (TMR) no módulo de arbitragem (C) PG PPE Bloco C Bloco C Gerador de Prioridades Codificador Gerador de Prioridades Codificador Controle de Estado Registrador Registrador Controle de Estado Registrador Registrador Lógica de controle Lógica de controle Lógica de controle Votador Votador Lógica de controle Votador

Implementação e Resultados 14 Implementação VHDL Quartus ynopsys Configurações utilizadas no roteador ParI Roteamento: XY Controle de fluxo: Baseado em Créditos Árbitro: Round-Robin Memorização: Buffers de profundidade 4 na entrada Tamanho da palavra de dados: 32 bits Tamanho do campo de roteamento (RIB): 8 bits Portas de comunicação ativas: Todas (L, N, E, e W)

Implementação e Resultados 15 Custos de silício Implementação Área Combinacional (µm²) Área Não Combinacional (µm²) Área de Ligações (µm²) Área total (µm²) riginal 24.389,22 21.136,90 3.535,16 49.061,28 obrecusto (%) Informação 26.912,56 21.136,90 3.689,99 51.739,45 5,46% Espacial 32.263,37 26.915,33 4.475,15 63.653,85 29,74% Informação + Espacial 34.900,99 26.915,33 4.645,38 66.461,70 35,47%

Implementação e Resultados 16 Potência Implementação Potência Total (µw) obrecusto % riginal 2134,70 Informação 2204,80 3,28% Espacial 2224,30 4,20% Espacial + Informação 2272,50 6,46%

Conclusões 17 Custo de redundância de informação muito inferior ao de redundância espacial: 5,46% Custo combinado Área: 35,47% Potência: 6,46% Trabalhos futuros Combinar as técnicas deste trabalho com as de Veiga (2010) para proteger também os dados através de (paridade/crc) ystemc para simulação e aiar a taxa de cobertura da das técnicas

Mecanismos para o provimento de tolerância a faltas em Redes-em-Chip felski@unii.br Cesar Albenes Zeferino zeferino@unii.br Universidade do Vale do Itajaí UNIVALI Laboratório de istemas Embarcados e Distribuídos - LED Itajaí, anta Catarina, Brasil