OBJETIVOS Esta aula prática tem como objetivo apresentar aos alunos as portas lógicas TTL (Transistor-Transistor Logic). Através de montagens eletrônicas simples no protoboard, deverão ser verificados o funcionamento e a tabela verdade do CI TTL escolhido. Ao fim da aula o aluno deverá ser capaz de implementar projetos básicos de sistemas eletrônicos utilizando circuitos integrados (CIs) TTL. MATERIAL UTILIZADO Nesta aula, os seguintes materiais serão utilizados: Matriz de contatos (protoboard) 4 LEDs CIs 7400, 7402, 7404, 7432, 7408 e 7486 Barra de pinos Jumpers Dip switchs Fonte de alimentação Cabos Fios FIGURA 1: Famílias lógicas 1 1 Figura extraída do Logic Guide da Texas Instruments, disponível em www.ti.com > products > logic. 1/6
INTRODUÇÃO As portas lógicas são os componentes usados para a construção de qualquer função lógica de n entradas e m saídas. Uma porta lógica pode ser constituída pelos seguintes elementos: transistores, diodos, resistores e capacitores. A constituição de uma porta lógica depende da tecnologia empregada na sua construção. Portas lógicas são agrupadas em um único chip (também conhecido como circuito integrado ou simplesmente CI). Cada CI é fabricado obedecendo a certas características próprias do processo de fabricação. A maneira com a qual os elementos que constituem as portas lógicas do CI são interligados e fabricados determina o que chamamos de família lógica. À medida que a tecnologia evolui, novas famílias são criadas, como mostra a Figura 1, com objetivos diversos, como menor consumo, maior velocidade, maior imunidade a ruído, compatibilidade com tensões de baterias, live insertion (instalação e remoção de placas de circuito com o equipamento em funcionamento), casamento de impedância, etc. As famílias lógicas mais tradicionais e mais conhecidas são a TTL (Transistor-Transistor Logic) e a CMOS (Complementary Metal-Oxide Semiconductor Logic). Os níveis lógicos praticados por estas duas famílias podem ser visualizados na Figura 2. Trabalharemos nessa prática com CIs da família TTL e não entraremos em detalhe a estrutura física dos circuitos TTL. FIGURA 2: Níveis lógicos para as diversas famílias lógicas 1 2/6
A nomenclatura dos CIs da família TTL, encontrada impressa sobre cada chip, segue o padrão de numeração 74YYYXXX para a versão comercial. Normalmente, entre o número 74 e os números restantes do chip XXX, encontram-se de zero a três letras YYY (por exemplo: LS, L, S, H, AS, F, AC, ACT, HC, ABT, etc.), que servem para caracterizar subfamílias com especificações de frequência de operação (velocidade de chaveamento), consumo de potência e margem de ruído próprias. Os números, simbolizados como XXX, identificam a função lógica que as portas do chip executam. A família lógica TTL que iremos usar em laboratório funciona com uma tensão de alimentação DC de 5V. As especificações típicas de uma família lógica são dadas pelas medidas mostradas na tabela a seguir: TABELA 1: PARÂMETROS SELECIONADOS DE UMA PORTA LÓGICA Símbolo Significado Valor V ih Tensão mínima de entrada para o nível lógico 1. V il Tensão máxima de entrada para o nível lógico 0. V oh Tensão mínima de saída para o nível lógico 1. V ol Tensão máxima de saída para o nível lógico 0. I ih Corrente de entrada para o nível lógico 1. I il Corrente de entrada para o nível lógico 0. I oh Corrente de saída para o nível lógico 1. I ol Corrente de saída para o nível lógico 0. T plh Atraso de propagação na transição de 0 para 1 T phl Atraso de propagação na transição de 1 para 0 Os valores das grandezas listadas na tabela acima para a família TTL de 5 V são encontradas no manual do fabricante do chip, conhecido como TTL databook 2. Os parâmetros acima servem para guiar o projetista na escolha correta de componentes para o seu projeto. Um importante parâmetro que deve ser levado em conta no projeto de circuitos digitais é o conhecimento da margem de ruído da família lógica (mais especificamente da porta lógica) que você estará usando em seu projeto. A margem de ruído, ilustrada na Figura 3, é definida como o máximo desvio permissível aos níveis de entrada de uma porta sem que haja mudança da percepção do nível lógico esperado. É desejável que a margem de ruído seja a mesma para os níveis lógicos 0 e 1. A margem de ruído de uma porta lógica é calculada da seguinte forma: Margem de ruído para o nível lógico 1 = V oh V ih (onde o =output, i =input e h =high) Margem de ruído para o nível lógico 0 = V il V ol (onde l = low) A partir da fórmula de cálculo acima, identifique visualmente a faixa correspondente à margem de ruído no diagrama da Figura 2 para a família TTL de 5 V. Esta figura também traz uma tabela que visa responder, baseado nas margens de ruído para os níveis alto e baixo a compatibilidade entre diversas famílias (no alto à direita da figura). 2 O documento de especificação de um determinado componente eletrônico é usualmente conhecido como datasheet ou folha de especificações. A coleção de datasheets de componentes de uma mesma família é usualmente denominado databook. 3/6
V nh : Margem de ruído para o nível lógico alto. Aqui a porta da esquerda fornece corrente (current sourcing) para a porta da direita. V nl: Margem de ruído para o nível lógico baixo. Aqui a porta da esquerda absorve corrente (current sinking) fornecida pela porta da direita. FIGURA 3: Margem de ruído para níveis lógicos alto e baixo, respectivamente V nh e V nl. Quando conectamos portas lógicas de famílias lógicas iguais ou diferentes para montar um circuito digital, surgem dois outros conceitos essenciais que devem ser levados em consideração para que seu circuito lógico funcione corretamente conforme esperado. Esses parâmetros relacionados ao acoplamento de portas lógicas são o Fan-in e o Fan-out: FAN-IN: O fan-in é também chamado de fator de carga da entrada de uma porta lógica de uma dada subfamília. Os circuitos lógicos necessitam de uma determinada corrente em cada uma de suas entradas, para que possam interpretar corretamente os níveis lógicos 0 e 1. Portas lógicas com um alto fan-in tendem a ser mais lentas que portas lógicas com baixo fan-in. Esse parâmetro está relacionado à capacitância de entrada do dispositivo. O fan-in refere-se aos valores de corrente de entrada que você levantou na tabela anterior. Esses valores recebem o nome de carregamento da unidade (ou U.L. Unit Load) e determinam as correntes necessárias na entrada para a ativação da porta lógica da família considerada. Para a família TTL temos: a) Quando em nível lógico 0, por uma única entrada flui uma corrente de I il (onde i =input, l =low). b) Quando em nível lógico 1, por uma única entrada flui uma corrente de I ih (onde h =high). Desta forma, podemos dizer que 1 U.L. para a família TTL corresponde a: a) I il para nível lógico 0. b) I ih para nível lógico 1. FAN-OUT: Fan-out é o parâmetro de projeto que se refere à saída de uma porta lógica. Esse parâmetro indica o número de portas lógicas que podem ser conectadas à saída de uma porta lógica sem causar distorções ou prejudicar o comportamento lógico do circuito. Calcula-se da seguinte forma: 4/6
Para a família TTL temos: quando em nível lógico 0, o fanout é calculado substituindo-se I out por I ol e I in por I il. quando em nível lógico 1, o fanout é calculado substituindo-se I out por I oh e I in por I ih. ATRASO DE PROPAGAÇÃO Por fim, o último parâmetro importante no projeto de circuitos digitais é o tempo de propagação ou tempo de atraso de propagação de uma porta lógica. Esse parâmetro é definido como o tempo de retardo entre a mudança de nível na entrada e a correspondente mudança de nível na saída. O tempo de propagação total de um circuito digital é a soma total dos tempos das portas em série. PRÉ-RELATÓRIO Um pré-relatório deverá ser entregue no início desta aula prática. Esse pré-relatório deverá conter: 1- Uma breve dissertação comparando as famílias TTL e CMOS quanto a: níveis de tensão aceitáveis nas entradas e saídas; consumo de energia; velocidade de chaveamento; níveis de tensão de alimentação. 2- Escolha um dos CIs apresentados na Lista de Material desta prática. A seguir, estude a folha de dados (datasheet 3 ) de um fabricante deste CI e forneça por escrito: o nome do fabricante do CI escolhido e sua família (YYY = AC, ACT, HC, LS, F, etc.); o valor da tensão de alimentação do CI, nominal (= de operação) e máxima ; a capacidade máxima de fornecimento de corrente na saída (current sourcing nível lógico 1); a capacidade máxima de absorção de corrente pela saída (current sinking nível lógico 0); a tabela verdade de uma das portas lógicas do CI escolhido. 3- Preencha os valores das grandezas listadas na Tabela 1. Se o datasheet do fabricante não os fornecer, procure o datasheet de outro fabricante do mesmo CI que os forneça. A partir de tais valores, calcule e informe: a margem de ruído para níveis lógicos 0 e 1; o tempo de propagação de um sinal lógico através da porta (em ns), para o pior caso; o Fan-in (corrente máxima de entrada, usualmente em µa); 3 Acesse http://www.electronics-lab.com/downloads/datasheets/ttl.html ou http://www-ee.eng.hawaii.edu/~tep/ee260/ttl/ para consultar o datasheet escolhido. 5/6
o Fan-out (quantidade máxima de portas que se pode ligar na saída, adimensional). 4- Em preparação às montagens práticas que serão realizadas no laboratório, produza o diagrama de montagem (desenho do circuito) para cada experimento descrito no item seguinte. Para o Experimento 1, para cada CI desenhe uma de suas portas lógicas e coloque na mesma o número dos pinos de entrada, dos pinos de saída e dos pinos de alimentação (5 V e terra). A numeração dos pinos é obtida do datasheet de cada um dos CIs. Produza também a tabela verdade da cada porta lógica. Adicionalmente, apresente o esquema elétrico do circuito com LED e resistor que será usado para observar o nível lógico de saída da porta, indicando a qual polo da alimentação (5 V ou terra) o LED e o resistor serão ligados e como esse conjunto funcionará (isto é, que nível lógico o LED aceso indicará e que outro nível lógico o LED apagado indicará). Para o Experimento 2, produza a tabela verdade pedida via álgebra booleana e apresente o diagrama de montagem, com os números dos pinos de entrada, saída e alimentação. Entregue um pré-relatório por grupo (bancada) para o professor no início da aula. PARTE PRÁTICA A parte experimental da aula é composta por dois experimentos, os quais são descritos abaixo. EXPERIMENTO 1 Este experimento consiste na montagem, em protoboard, de cada um dos CIs TTL apresentados na Lista de Material desta prática. Um CI deverá ser montado de cada vez e para cada CI deverá ser verificado o funcionamento de uma das portas lógicas do mesmo, seguindo a respectiva tabela verdade desta porta lógica. Todas as possíveis combinações de níveis lógicos nas entradas da porta lógica deverão ser testadas, de modo que seja verificada a validade da tabela verdade da porta. Sinais de 5 V serão aplicados às entradas das portas lógicas para representar o nível lógico 1, e sinais de 0 V serão utilizados para representar o nível lógico 0. A saída de cada porta lógica deverá ser conectada a um LED em série com uma resistência (recomenda-se um valor entre 330Ω e 470Ω). Baseado na representação lógica desejada e nas limitações de corrente do CI, você deverá tomar a decisão de qual polo do LED (anodo ou catodo) deverá ser ligado à saída do CI e a qual polo da alimentação (terra ou 5 V) você irá ligar o resistor. Desenhe um esquema elétrico do circuito e monte-o. EXPERIMENTO 2 Neste experimento o grupo deverá projetar e testar um circuito que implemente a função F = ABC 4. A tabela verdade dessa função deve ser obtida primeiramente via álgebra booleana. Em seguida, a mesma deve ser verificada experimentalmente por meio de montagem e testes realizados com o circuito. Para esta montagem pode ser utilizado qualquer um dos CIs apresentados na Lista de Material desta prática, porém apenas um CI deverá ser usado. Após a montagem, responda: qual seria uma possível aplicação para esse circuito digital? 4 O símbolo representa uma operação ou-exclusivo (XOR). 6/6