Dispositivos de Entrada e Saída

Documentos relacionados
Periféricos possuem características diferentes. Periféricos são mais lentos que UCP e Memória Necessita-se de módulos de Entrada/Saída


Problemas com Entrada e Saída

Dispositivos de Entrada e Saída

Dispositivos de Entrada e Saída

Aula 09. Módulos de Entrada e Saída

Organização de Computadores

Organização de Computadores 1

Organização e Arquitetura de Computadores I

SSC0611 Arquitetura de Computadores

Aula 25: E/S: Controladoras, Mapeamentos e Técnicas

Organização e Arquitetura de Computadores I

PCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca

Entrada e Saída e Dispositivos

Sistemas de Entrada e Saída

Barramento. Prof. Leonardo Barreto Campos 1

Arquitetura de Computadores Unidade 2 Organização Funcional dos Sistemas de Computação tópico 2.3 Subsistemas de E/S

UFRJ IM - DCC. Sistemas Operacionais I. Unidade IV Gerência de Recursos Entrada e Saída. 02/12/2014 Prof. Valeria M. Bastos

Sistemas Operacionais. Interrupção e Exceção

Arquitetura de Sistemas Operacionais Francis Berenger Machado / Luiz Paulo Maia (Material Adaptado)

Sistema de entrada e saída (E/S)- Módulos de E/S; tipos de operações de E/S

Arquitetura e Organização de Computadores

Cap. 12 Gerência de Dispositivos 1

Sistemas Operacionais

Entrada e Saída (E/S)

Universidade Federal de Minas Gerais. Sistemas Operacionais. Aula 19. Sistema de Entrada/Saída

SISTEMAS OPERACIONAIS ABERTOS Prof. Ricardo Rodrigues Barcelar

Infra-Estrutura de Software

Fundamentos de Arquiteturas de Computadores Turma :A1 Lista 3 Profa.: Simone Martins

Capítulo 13: Sistemas de E/S. Operating System Concepts with Java 7th Edition, Nov 15, 2006

Infra-Estrutura de Software. Entrada / Saída

Fundamentos de Sistemas Operacionais

Gerência de Entrada e Saída

Notas da Aula 14 - Fundamentos de Sistemas Operacionais

Universidade Federal de Campina Grande Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.

Módulo 3 - Estrutura e configuração de Sistemas Operativos monoposto

SSC510 Arquitetura de Computadores 1ª AULA

BARRAMENTOS. Adão de Melo Neto

Aula 03 - Concorrência. por Sediane Carmem Lunardi Hernandes

Introdução. Pedro Cruz. EEL770 Sistemas Operacionais

Sistemas de Entrada e Saída

ci212 E/S (i): interface com CPU e SO Entrada e Saída

Sistemas Operacionais Aula 15: Sistemas de I/O. Ezequiel R. Zorzal

Entrada e Saída. Tópicos de E/S

BARRAMENTO DO SISTEMA. Adão de Melo Neto

Entrada/Saída. Capítulo 5. Sistemas Operacionais João Bosco Junior -

Sistemas Operacionais

Sistemas Operacionais. Concorrência

Sistemas de Entrada e Saída

ü Capítulo 4 Livro do Mário Monteiro ü Introdução ü Hierarquia de memória ü Memória Principal ü Memória principal ü Memória cache

Sistemas Operacionais Aula 15: Sistemas de I/O. Ezequiel R. Zorzal

Os textos nestas caixas foram adicionados pelo Prof. Joubert

ENSINO À DISTÂNCIA UNIDADE IV

Sistemas Operacionais. Sistema de entrada e Saída

Capítulo 13: Sistemas de E/S. Operating System Concepts 8 th Edition

Parte I Multiprocessamento

Estrutura de Sistemas Operacionais. Capítulo 1: Introdução

William Stallings Arquitetura e Organização de Computadores 8 a Edição

Organização e Arquitetura de Computadores I

Lógica Externa à CPU. Transferência de Dados. Entrada/Saída por Interrupção. Entrada/Saída por Interrupção

Capítulo 7 - Interfaces de Entrada e Saída. Conceito

Entrada e saída do ARC Prof. Luís Caldas Aula 08 pág.125 a 126

Lógica Externa à CPU

Estrutura Básica de um Computador

William Stallings Arquitetura e Organização de Computadores 8 a Edição

Sistemas Operacionais Abertos. Prof. MSc. André Yoshimi Kusumoto

SSC0640 Sistemas Operacionais I

SISTEMAS OPERACIONAIS. TÁSSIO JOSÉ GONÇALVES GOMES

ARQUITETURA DE COMPUTADORES

Gerência de Dispositivos. Adão de Melo Neto

Sistemas Operacionais. Entrada/Saída

ENTRADA E SAÍDA (I/O)

Exercícios de Sistemas Operacionais 3 B (1) Gerência de Dispositivos de Entrada e Saída

Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.

Infra-Estrutura de Software

Sistemas Operacionais Prof. Esp. André Luís Belini Bacharel em Sistemas de Informações MBA em Gestão Estratégica de Negócios. Aula 06.

Sistemas Operacionais. Capítulo 5 Processos

ARQUITETURA DE COMPUTADORES

Tecnólogo em Análise e Desenvolvimento de Sistemas. Sistemas Operacionais (SOP A2)

Sistemas de Informação. Sistemas Operacionais

2ª Lista de Exercícios de Arquitetura de Computadores

Sistemas Operacionais. BSI / UAB 2013 Hélio Crestana Guardia

2ª Lista de Exercícios de Arquitetura de Computadores

Redes de Computadores. INF201 - Fundamentos de Sistemas Operacionais - 2º Período

BARRAMENTOS. Adão de Melo Neto

Hardware, Processador e Memória

4.4. Chipset. Prof. Daniel Pezzi Arquitetura de Computadores II (UNICRUZ) 61

Nível do Conjunto de Instruções Prof. Edson Pedro Ferlin

Organização de Computadores II

Sistemas Operacionais Processos. Carlos Ferraz Jorge Cavalcanti Fonsêca

Memória Cache. Memória Cache. Localidade Espacial. Conceito de Localidade. Diferença de velocidade entre Processador/MP

Aula 12: Memória: Barramentos e Registradores

Organização e Arquitetura de Computadores INTRODUÇÃO

BARRAMENTOS. Adão de Melo Neto

Microprocessadores. Sistemas de Entrada / Saída

TCC Organização de Computadores I Turma :A1 Lista 3-GABARITO. 1. A figura abaixo mostra o diagrama da implementação para a UCP estudada em sala.

18/10/2010. Unidade de Controle Controle. UC Microprogramada

Disciplina de. Organização de Computadores Digitais

Introdução à Ciência da Computação

MICROPROCESSADORES. Unidade de Entrada/Saída (I/O) Nuno Cavaco Gomes Horta. Universidade Técnica de Lisboa / Instituto Superior Técnico

Transcrição:

Departamento de Ciência da Computação - UFF Dispositivos de Entrada e Saída Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br Problemas com Entrada e Saída ü Periféricos possuem características diferentes Geram diferentes quantidades de dados Em velocidades diferentes Em formatos diferentes ü Periféricos são mais lentos que UCP e Memória ü Necessita-se de módulos de Entrada/Saída http://www.midiacom.uff.br/debora 1 2 Dispositivos de E/S Módulo de Entrada/Saída ü Interface para UCP e memória ü Interface para um ou mais periféricos 3 4 Modelo Genérico de um Módulo de E/S Estrutura do sistema 5 6 1

Funções do Módulo de E/S ü Controle & Temporização ü Comunicação com UCP ü Comunicação com dispositivo ü Bufferização de dados ü Detecção de erros Operação de E/S ü UCP solicita estado do dispositivo para módulo de E/S ü Módulo de E/S retorna estado ü Caso dispositivo pronto, UCP solicita transferência de dados ü Módulo de E/S obtém dados do dispositivo ü Módulo de E/S transfere dados para UCP 7 8 Diagrama do Módulo de E/S Decisões do Módulo de E/S ü Esconder ou revelar propriedades do dispositivo para UCP ü Suportar um ou múltiplos dispositivos ü Controlar funções do dispositivo ou deixar para UCP 9 11 Comandos de E/S Mapeamento de E/S ü Envio de endereço Identifica módulo (endereço do dispositivo, caso exista mais de um dispositivo por módulo) ü Envio de comando Controle indica ao módulo o que fazer Desloca cabeça de leitura e gravação Teste verifica estado do dispositivo Ligou? Erro? Leitura/escrita O módulo transfere dados via buffer de/para dispositivo 12 13 ü E/S mapeada na memória (memory-mapped) Dispositivos e memória compartilham espaço de endereçamento Operações de escrita/leitura para E/S são executadas da mesma forma que para a memória Não existem comando especiais de E/S Todos os comandos de acesso à memória podem ser utilizados para E/S ü E/S isolada (isolated I/O) Espaços de endereçamento separados (portas de E/S) Necessita de linhas diferentes para selecionar memória e E/S Comandos especiais de E/S Conjunto limitado (in e out) 2

Memória mapeada x isolada Técnicas de Entrada e Saída ü Programada ü Por interrupção ü Acesso Direto à Memória (DMA Direct Memory Access) 14 15 E/S Programada ü UCP controla diretamente o dispositivo de E/S Verifica estado Comandos de escrita/leitura Transfere dados ü UCP espera pela finalização da operação do módulo de E/S ü Gasta tempo de processamento da UCP Método ineficiente E/S Programada ü UCP solicita operação de E/S ü Módulo de E/S realiza a operação ü Módulo de E/S seta bits de estado ü UCP verifica bits de status periodicamente polling ou interrogação ü Módulo de E/S não informa diretamente à UCP ü Módulo de E/S não interrompe a UCP ü UCP pode esperar ou voltar mais tarde 16 17 E/S por programa Memória Mapeada Endereço Instrução Comentário 200 add 0 1 1 Carrega registrador 1 com comando 1 201 sw 0 1 517 Envia comando para ler teclado 202 lw 0 2 517 Carrega estado do teclado em registrador 2 203 beq 2 0-2 Fica em loop até teclado estar pronto 204 lw 0 3 516 Carrega dado do teclado em registrador 3 18 19 3

E/S Isolada E/S Dirigida por Interrrupção ü Libera espera de UCP ü UCP não precisa ficar verificando estado do dispositivo repetidamente ü Módulo de E/S interrompe a UCP quando estiver pronto Endereço Instrução Comentário 200 add 0 1 1 Carrega registrador 1 com comando 1 201 out 1 517 Envia comando para ler teclado 202 in 2 517 Carrega estado do teclado em registrador 2 203 beq 2 0-2 Fica em loop até teclado estar pronto 204 in 3 516 Carrega dado do teclado em registrador 3 20 21 E/S por interrupção Operação Básica para Realização de E/S por Interrupção ü UCP envia comando de leitura ü Módulo de E/S obtém dado do periférico enquanto a UCP executa outro trabalho ü Módulo de E/S interrompe a UCP ü UCP pede dados para o módulo de E/S ü Módulo de E/S transfere dados para UCP 22 23 Tratamento de interrupção Processamento da Interrupção H A R D W A R E Controlador do dispositivo gera interrupção Processador finaliza execução da instrução corrente Processador indica que recebeu interrupção Resto da informação do processo é salva Processo é interrompido e interrupção é atendida Estado do processo é restaurado S O F T W A R E Processador salva PC e carrega PC com endereço de tratamento da interrupção PC é restaurado 24 25 4

Atividades da UCP ü Envia comando de leitura ü Executa outra tarefa ü Verifica se existe interrupção ao final de cada instrução ü Caso exista interrupção: Salva contexto (registradores) Interrompe processo Obtém dados do módulo de E/S e os armazena Questões de Projeto ü Como identificar o módulo que gerou a interrupção? ü Como gerenciar muitas interrupções? Qual delas atender? 26 27 Identificação do Módulo que Gera a Interrupção (1) ü Uma linha diferente para cada módulo Limita número de dispositivos porque número de linhas no barramento é limitado ü Identificação por software Uma única linha de interrupção UCP interroga um módulo de cada vez para verificar se ele gerou a interrupção Lento Identificação do Módulo que Gera a Interrupção (2) ü Arbitragem do barramento Módulo precisa obter o controle do barramento e depois envia sinal de interrupção UCP envia sinal de reconhecimento e módulo coloca o vetor de interrupção nas linhas de dados PCI & SCSI 28 29 Múltiplas Interrupções ü Com mais de uma linha de interrupção, cada linha de interrupção possui uma prioridade ü Linhas com prioridade maior podem interromper linhas com prioridade menor ü Esquema de prioridades para arbitragem de barramento Exemplo Barramento PC ü 80x86 possui uma linha de interrupção ü Controladora de interrupções 8259A ü 8259A possui 8 linhas de interrupção 30 31 5

Sequência de Eventos ü 8259A aceita interrupções ü 8259A determina prioridade ü 8259A sinaliza interrupção para 8086 (levanta linha INTR) ü UCP reconhece interrupção ü 8259A coloca vetor correto no barramento de dados ü UCP processa interrupção 32 33 Acesso Direto à Memória ü E/S programada e por interrupção requerem intervenção ativa da UCP Taxa de transferência é limitada pela capacidade de atendimento da UCP UCP fica ocupada gerenciando a transferência de dados Função do DMA ü Módulo adicional de hardware no barramento ü Controlador de DMA imita a UCP para realizar operações de E/S ü DMA pode ser uma técnica mais eficiente 34 35 E/S com uso de DMA Diagrama de um Módulo para DMA 36 37 6

Operação do DMA ü UCP indica ao controlador de DMA: Operação: Escrita/Leitura Endereço do dispositivo Endereço inicial do bloco de memória para dados Quantidade de dados a serem transferidos ü UCP executa outra tarefa ü Controlador de DMA processa transferência ü Controlador de DMA envia interrupção quando operação é finalizada Roubo de Ciclo pelo DMA ü Controlador de DMA toma conta do barramento por um ciclo ü Transfere dados ü Diferente de interrupção UCP não realiza troca de contexto ü UCP é suspensa imediatamente antes de acessar o barramento Antes da busca da instrução e do operando, antes de armazenar dados na memória ü Diminui velocidade de processamento da UCP mas evita que a UCP tenha que realizar a transferência 38 39 Configurações de DMA (1) Configurações de DMA (2) ü Barramento único, Controlador de DMA separado ü Cada transferência utiliza duas vezes o barramento E/S para DMA e do DMA para memória ü UCP é suspensa 2 vezes 41 ü Barramento único, Controlador de DMA integrado ü Controlador pode suportar mais de um dispositivo ü Cada transferência utiliza o barramento uma única vez DMA para memória ü UCP é suspensa uma única vez 42 Configurações de DMA (3) ü Barramento de E/S separado ü Barramento suporta todos dispositivos que podem realizar DMA ü Cada transferência utiliza o barramento uma vez DMA para memória ü UCP é suspensa uma vez 43 7