Transístores MOS João Canas Ferreira FEUP/DEEC Setembro de 007 Tópicos de Projecto de Circuitos Transístores 1
Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, ª ed, Prentice Hall Copyright 003 Prentice Hall/Pearson Transístores
Objectivos Compreensão intuitiva da operação do MOSFET (revisão) Introdução das equações básicas de funcionamento (revisão) Introdução de modelos simplificados para análise manual (estática & dinâmica) Análise de efeitos de ª ordem (transístores DSM) Transístores 3
Transístor MOS Poli-silício Alumínio Transístores 4
Conceito de tensão de limiar Condução: VGS > VT + S VGS - D G n+ n+ n-channel Depletion Region p-substrate B NMOS: VB=0, PMOS: VB=VDD Transístores 5
A tensão de limiar Potencial de Fermi: ni F = T ln NA T = kt =6 mv, 300º K q Zona do canal passa a tipo n (inversão forte) para: V DS = F V T =V T0 F V SB F efeito de corpo com o coeficiente de efeito de corpo q si N A = C ox ox C ox = t ox si : permitividade eléctrica do silício Transístores 6
Efeito de corpo Tensão de limiar pode duplicar. Transístores 7
Característica de um transístor tradicional 6 x 10-4 VGS=.5 V 5 Linear (resistiva) 3 VGS=.0 V Relação quadrática VDS = VGS - VT D I (A) 4 Saturação VGS= 1.5 V 1 VGS= 1.0 V 0 0 0.5 1 1.5.5 V DS (V) Transístores 8
Zona linear de funcionamento VGS S VDS G n+ V(x) ID D n+ + L x p-substrate B MOS transistor and its bias conditions [ V W I D =k ' n V GS V T V DS DS L ] V GS V T V DS Transístores 9
Transístor em saturação VGS VDS > VGS - VT G D S n+ - VGS - VT + n+ Pinch-off k 'n W I D= V GS V T L V GS V DS V T Transístores 10
Relação tensão corrente (canal longo) λ : parâmetro empírico factor de ganho de um transístor k n =k ' n W = L Transístores 11
Modelo para análise manual (1ª versão) Transístores 1
Relação tensão corrente para dispositivos DSM (DSM= deep submicron).5 x 10-4 VGS=.5 V Saturação prematura VGS=.0 V ID (A) 1.5 VGS= 1.5 V 1 0.5 0 Relação linear VGS= 1.0 V 0 0.5 1 1.5.5 V DS (V) Transístores 13
υ n (m/s) Saturação de velocidade υ sat = 10 5 Velocidade constante Mobilidade constante (declive = µ) ξ c = 1.5 ξ (V/µm) (campo eléctrico) Transístores 14
Comparação entre transístores longos e curtos ID Canal longo VGS = V DD Canal curto Simplificação empírica: V DSAT VGS - V T (com erro considerável na zona de transição V DS L sat V DSAT n entre região linear e de saturação de velocidade) W I DSAT = n C ox V GS V T V DSAT V DSAT L Transístores 15
ID versus VGS -4 6 x 10-4.5 x 10 5 4 linear quadrática ID (A) ID (A) 1.5 3 1 0.5 1 0 0 quadrática 0.5 1 1.5 VGS (V) Canal longo.5 0 0 0.5 1 1.5.5 VGS (V) Canal curto Transístores 16
ID versus VDS -4 6-4 x 10 VGS=.5 V.5 5 saturação Saturação ID (A) VGS=.0 V 3 VDS = VGS - VT VGS=.0 V 1.5 ID (A) Linear VGS=.5 V de velocidade 4 1 VGS= 1.5 V 0.5 VGS= 1.0 V VGS= 1.5 V 1 0 0 x 10 VGS= 1.0 V 0.5 1 1.5.5 VDS (V) Canal longo 0 0 0.5 1 1.5 VDS (V) Canal curto Atenção: As escalas verticais são diferentes. Transístores 17.5
Modelo unificado para análise manual (segunda versão) G S D B Transístores 18
Modelo simples versus SPICE.5 x 10-4 VDS=VDSAT Saturação de velocidade I (A) 1.5 D Linear 1 VDSAT=VGT 0.5 VDS=VGT 0 0 0.5 Saturação 1 1.5.5 V DS (V) Transístores 19
Transístor PMOS 0 x 10-4 VGS = -1.0V -0. VGS = -1.5V ID (A) -0.4 Todas as variáveis são negativas VGS = -.0V -0.6-0.8-1 -.5 VGS = -.5V - -1.5-1 -0.5 0 VDS (V) Transístores 0
Parâmetros para análise manual Transístores 1
O transístor como interruptor Ron é não linear, varia com t VGS V T e depende do ponto de funcionamento R on S D ID V GS = VD D Rmid t 1 R eq = R on t dt t t t 1 R0 V DS 1 1 R eq R on t 1 R on t VDD/ VDD Descarga de condensador de VDD a VDD/ Transístores
Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, ª ed, Prentice Hall Transístores 3
Comportamento dinâmico do transístor (capacidades parasitas a considerar) G CGS CGD D S CGB CSB CGS=CGCS+CGS0 CGD=CGCD+CGD0 B CDB CSB = CSdiff CDB = CDdiff CGB=CGCB Transístores 4
Capacidade da porta Porta de poli-silício Fonte xd n+ xd Ld W Dreno n+ Porta-substrato (sobreposição) Vista de cima Óxido de silício tox n+ L n+ Vista de corte CGS0= CGD0=Cox xd W = Co W Transístores 5
Capacidade da porta: regimes de operação G G CGC D S Cut-off G CGC CGC D S Resistive D S Saturation Regiões mais importantes para circuitos digitais: saturação e corte Notação: Cgb= CGCB, Cgs= CGCS, Cgd= CGCD, Leff= L Transístores 6
Capacidade da porta CG C WLC ox WLC ox CGC B C G CS = CG CD VG S Capacidade em função de VGS (com VDS = 0) WLC ox CG C WLC ox CG CS WLC ox 3 CGCD 0 VDS /( VG S-VT) 1 Capacidade em função do grau de saturação Transístores 7
Capacidade de difusão Channel-stop Parede lateral Fonte ND W fundo xj parede lateral LS Canal Substrato Transístores 8
Capacidade de junção 0 = T ln NAND i n VD: tensão aos terminais da junção pn Transístores 9
Linearização da capacidade de junção Substituir uma capacidade não linear por uma capacidade equivalente, linear, que desloque a mesma quantidade de carga para a variação de tensão de interesse. Transístores 30
Capacidades de um processo CMOS 0.5 µm Transístores 31
Conteúdo Transístores MOS: modelos estáticos modelo clássico modelo DSM Comportamento dinâmico Fenómenos adicionais relevantes Inclui figuras de: J. Rabaey, A. Chandrakasan, B. Nikolic Digital Integrated Circuits, ª ed, Prentice Hall Transístores 3
O transístor sub micrométrico Variação de tensão de limiar Condução "sub limiar" Resistências parasitas Transístores 33
Variação da tensão de limiar VT VT limiar para canal longo L Limiar como função do comprimento (para VDS baixo) limiar para VDS baixo VDS Abaixamento de barreira induzida pelo dreno (DIBL) (para pequeno L) Transístores 34
Condução "sub limiar" O declive inverso S I D~ I 0 e q V GS nkt, n 1 S é VGS para ID/ID1 =10 Valores típicos para S: 60.. 100 mv/década Transístores 35
Corrente sub limiar ID vs VGS I D=I 0 e qv GS nkt 1 e qv DS kt Transístores 36
Corrente sub limiar ID vs VDS I D= I 0 e qv GS nkt 1 e 1 V qv DS kt DS VGS de 0 to 0.3V Transístores 37
Regiões de operação: resumo Inversão forte V > V T GS Linear (resistiva) V < VDSAT DS Saturado (corrente constante) V VDSAT DS Inversão fraca (sub limiar) V Exponencial em V GS VT GS e dependência linear de VDS Transístores 38
Resistências parasitas de fonte e dreno Polysilicon gate LD G Drain contact D S RS W VGS,eff RD Drain Transístores 39