HISTÓRIA DA MICROELETRÔNICA

HISTÓRIA DA MICROELETRÔNICA

Evolução da Eletrônica Válvula Transistor Circuitos Integrados 1896 1947 1959 Microeletrônica

O que é uma Válvula? 1 2 1 2 3 3

O que é um Transistor? C B E B C E

O que é um Circuito Integrado?

O Primeiro Transistor Transistor de contato puntual Concebido em 1947 por W. Shockely, W. Brattain e J. Bardeen, nos laboratórios da AT&T alternativa para as válvulas

Transistor de junção Desenvolvido por W. Shockley em 1950 Mais estável que o transistor de contato puntual

Primeiro Circuito Integrado 1959 Jack St Clair Kilby (Universidade de Illinois, 1947) Texas Instruments em 1958 U.S. Patent 3.138.743 (Submetida em 1959) em Miniaturized Electronic Circuits Projetou a primeira calculadora eletrônica portátil (4 operações) Prêmio Nobel em 2000

Primeiro Circuito Integrado 1959 Jack St Clair Kilby Texas Instruments U.S. Patent 3.138.743 (Submetida em 1959) em Miniaturized Electronic Circuits Oscilador de Deslocamento de Fase Prémio Nobel em 2000

Primeiro Circuito Integrado lógico Diâmetro de 1,5 mm Biestável Processo Planar

Primeiro Amplificador Operacional Projetado por Robert Widlar Sucesso comercial da Fairchild Possui 12 transistores e 5 resistores Ganho 7000

Um grande sucesso - A709 Também projetado por Robert Widlar Um dos maiores sucessos da indústria de Microeletrônica 14 transistores e 15 resistores Ganho 70000

Memória Estática Primeira memória de capacidade razoável - 256 bits Projetada por H. T. Chua Utilizada no ILLIAC IV 2,5 mm x 3,2 mm Tamanho de um núcleo de ferrite

Memória Dinâmica Armazenamento de 1K Armazenava 25 palavras de 5 letras Projetada por J. Karp e Bill Regitz

3 mm x 4,3 mm Primeiro Microprocessador de 8 bits Sucessor do 4004--->calculadoras Projeto encomendado para fazer parte de um terminal inteligente Rejeitado por ser muito lento Projetado por Hal Feeney, Ted Holf, Frederico Faggin e Stan Mazer Aproximadamente com 3300 transistores

Primeira Memória de 4 Mbits

Complexidade do Circuito Integrado LEI DE MOORE (Gordon Moore Intel) Fonte : Intel

Um Exemplo da Revolução da Microeletrônica Intel 8008 (1972) 200 KHz 3.300 transistores 13 mm 2 30 anos X 12.000 Intel Pentium 4 (2002) 2,2 GHz 42.000.000 transistores 146 mm 2 Dobra a cada 2 anos LEI DE MOORE

Menores dimensões Tecnológicas [ m] Exemplos Fio de cabelo: 100 m Ameba: 15 m Glóbulo vermelho: 7 m Vírus da AIDS: 0,1 m Fonte : Intel

Evolução do Custo Médio por Transistor em um Circuito Integrado Fonte : Intel

Tecnologia NMOS com Porta de Silício Policristalino (5 m) : Brasil (EPUSP) Dimensões: 3mm x 3mm 4 Resistores 5 Capacitores 8 Transistores nmos 1 Diodo 1 Oscilador em Anel (31 estágios) 2 Inversores 2 Somadores (J.A.Martino - Mestrado - USP - 1984)

Tecnologia NMOS com Porta de Silício Policristalino (5 m) : Brasil (EPUSP) Resistores Inversor Oscilador em anel Memória SRAM projetada por Prof. Dr. Rogério Furlan, 1984) Capacitor Transistor

Resistores (USP)

Capacitores (USP)

Transistor - NMOSFET (USP)

Tecnologia CMOS projetada e fabricada na Escola Politécnica da USP - Brasil Dimensões: 3mm x 3mm 7 Estruturas Van der Pauw e 2 Resistores 3 Estruturas Kelvin 5 Capacitores 20 Transistores nmos 20 Transistores pmos 6 Diodos 1 Oscilador em Anel (31 estágios) 3 Inversores (J.A.Martino - Doutorado - USP - 1988)

Van Universidade der Pawn de Sao Paulo e 2 resistores Tecnologia CMOS de Cavidade Dupla (2 m): Brasil (EPUSP) Inversor Transistores Diodos Oscilador em anel Estruturas Kelvin

Tecnologia SOI CMOS (0,5 m) IMEC/Bélgica Dimensão: 10mm x 10mm 221 estruturas mais de 1000 terminais cascatas de transistores de L=10 m até 0,4 m (J.A.Martino - Livre Docência - USP/Bélgica - 1998)

Tecnologia SOI CMOS Ultra-Submicrométrica (0,1 m) IMEC/Bélgica Gate (V GF ) Source (V S ) Drain (V D ) N+ N P+ P P+ N N+ Buried Oxide Substrate Substrate (V GB ) Dimensão: 10mm x 10mm. cascatas de transistores de L=10 m até 0,08 m

Transistor SOI MOSFET de Porta Dupla Porta Fonte Dreno I D Óxido Enterrado

Primeiro Transistor FinFET (3D) (construído com litografia de feixes de elétrons) USP/Brazil (2012) (feixe de eletrons) * MARTINO, J. A, FAPESP Week, Salamanca, Spain, December,12, 2012 * RANGEL, R. ; POJAR, M.; SEABRA, A.C.; SANTOS Filho, S.G.; MARTINO, J. A, SBMicro 2013, Curitiba, Proc. IEEExplorer, p.1-5.

Primeiro Transistor 3D (2012) (SOI FinFET de porta tripla) W FIN = 50-100nm, H FIN = 100nm, t ox = 4.5nm, t box = 200nm, L = 2.5 m, Si-Poli USP/Brazil (2012) VGF = -0.50V (feixe de eletrons) VGF = -0.25V 0.0 0.2 0.4 0.6 0.8 1.0 * RANGEL, R. ; POJAR, M.; SEABRA, A.C.; SANTOS Filho, S.G.; MARTINO, J. A, SBMicro 2013, Curitiba, Proc. IEEExplorer, p.1-5. I D ( A) 9 8 7 6 5 4 3 2 1 0 V GB = 0V VGF = 0V VGF = 0.25V VGF = 0.50V VGF = 0.75V VGF = 1V * MARTINO, J. A, FAPESP Week, Salamanca, Spain, December,12, 2012 V D (V)

Novo Transistor: BE SOI MOSFET (Back Enhanced Silicon-On-Insulator MOSFET) (FLEX Transistor) Principais Caracteristicas: Não precisa de dopagem; Pode funcionar como nmos (V GB >>0) or pmos (V GB << 0); Aplicações como sensor V GB =-25V 10-5 10-6 p-type V GB =-20V V GB =-15V n-type V GB =15V V GB =20V V GB =25V I D (A) 10-7 10-8 10-9 BE SOI MOSFET V DS =1V L=100 m W=100 m Estrutura BE SOI MOSFET -2-1 0 1 2 V GF (V) *J. A. Martino and R. C. Rangel, BE SOI MOSFET patent BR 10 2015 020974 6, August, 28th, 2015. * R. C. Rangel and J. A. Martino, Back Enhanced (BE) SOI pmosfet, 30th Symposium on Microelectronics Technology and Devices (SBMicro), IEEExplorer, p.1-4, 2015.

BE SOI MOSFET e Tunel-FET como plataforma Biossensora Estrutura BE SOI MOSFET patent BR 10 2015 020974 6, Estrutura BE SOI Tunel-FET (em desenvolvimento) Validação da plataforma: Sensor de Glicose Projeto e fabricação do sensor, processamento de sinais, testes (futura aplicação: sensor inteligente implantável) Participações: LSI/USP, UNESP, FATEC,Hospital Albert Einstein

Evolução da Tecnologia Nós Tecnológicos 65nm 45nm 32nm 22nm Agora Futuro 14nm 10nm, 7nm, 5nm, 3.5nm (Fin,Tri, Nanowire) Intel, IBM/Global Foundries Planar Tri-Gate Si channel Alternativa (FDSOI) FD: Fully Depleted STMicroelectronics, IBM/Global Foundries

Universidade de São Paulo Grazie Merci Thank you Obrigado Universidade de São Paulo martino@usp.br