MILENE GALETI. ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS SOI MOSFETs

Transcrição

1 MILENE GALETI ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS SOI MOSFETs São Paulo 2008

2 MILENE GALETI ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS SOI MOSFETs Tese apresentada à Escola Politécnica da Universidade de São Paulo para obtenção do título de Doutor em Engenharia. São Paulo 2008

3 MILENE GALETI ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS SOI MOSFETs Tese apresentada à Escola Politécnica da Universidade de São Paulo para obtenção do título de Doutor em Engenharia. Área de Concentração: Engenharia Elétrica Orientador: Prof. Dr. João Antonio Martino São Paulo 2008

4 Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador. São Paulo, de de Assinatura do autor Assinatura do orientador FICHA CATALOGRÁFICA Galeti, Milene Estudo teórico-experimental do transitório da corrente de dreno e do tempo de vida de geração em tecnologias SOI MOSFETs / M. Galeti. ed.rev.-- São Paulo, p. Tese (Doutorado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos. 1. Transistores 2.Simulação 3.Modelos analíticos 4.Dispositivos eletrônicos I.Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t.

5 Este trabalho foi realizado com o apoio das seguintes entidades: Conselho Nacional de Desenvolvimento Científico e Tecnológico CNPq. Laboratório de Sistemas Integráveis LSI/EPUSP.

6 DEDICATÓRIA À Marlene Andreuccetti in memorian Tenho razão de sentir saudades, mãe, daquelas noites em que sentia seu beijo sobre a minha testa, suas mãos alisando meus cabelos, ajeitando o cobertor e depois saindo do meu quarto nas pontas dos pés. Era bom ouvir seus passos vindo para perto da minha cama... Sinto saudades ainda, mãe, das brincadeiras no quintal, das nossas aventuras e do seu afago depois. Em meio a essas lembranças, me sinto sozinha, mas não infeliz. Apenas sinto saudades... Muitas saudades... Sinto falta de você ao meu lado. Hoje sou o seu fruto maduro, e dedico esta conquista a você com todo o meu amor. Em nome do nosso pacto implícito: Nunca desistir.

7 AGRADECIMENTOS Agradeço aos meus queridos filhos, Giulia e Pedro, por fartarem a minha vida com tantas alegrias e fazerem da minha luta a sua luta, acomodando em suas vidas a minha ausência. Devo agradecer com fervor ao meu pai, aos meus irmãos e aos meus avós pelo exemplo, formação e apoio indispensável. Porque estas pessoas, sem sombra de dúvida, formaram a melhor sala de aula que já tive a oportunidade de freqüentar. Ao Prof. Dr. João Antonio Martino não só pela orientação cuidadosa e confiança depositada, mas pelo constante incentivo, sempre indicando a direção a ser tomada nos momentos de maior dificuldade. Aos grandes amigos do grupo SOI-CMOS que me deram a oportunidade de convivência e assim contribuíram de forma imprescindível com o meu crescimento pessoal e profissional. Aos jovens e talentosos pesquisadores do LSI que muitas vezes se confundiram com a minha família, pois muitas vezes tudo o que precisei foi de uma mão para segurar e um coração para me entender. Ao Laboratório de Sistema Integráveis da Escola Politécnica da Universidade de São Paulo pela disponibilidade da infra-estrutura necessária para a realização deste trabalho. Ao CNPq pelo apoio financeiro que possibilitou esta atividade de pesquisa. A tantas outras pessoas, que de alguma forma colaboraram para a realização deste trabalho e que, de forma involuntária, foram aqui omitidos.

8 Ninguém pode construir em meu lugar as pontes que precisarei passar, para atravessar o rio da vida. Ninguém, exceto eu, só eu. Existem, por certo, atalhos sem números, e pontes, e semideuses que se oferecerão para levar-me além do rio; mas isso me custaria a minha própria pessoa; eu me hipotecaria e me perderia. Existe no mundo um único caminho por onde só eu posso passar. Onde leva? Não perguntei, segui-o. Nietzsche.

9 RESUMO Este trabalho apresenta um estudo sobre o transitório da corrente de dreno e métodos de extração de tempo de vida de geração em transistores SOI MOSFETs parcialmente depletados de porta simples, porta dupla e FinFETs de porta tripla. Este estudo foi baseado tanto em simulações numéricas bidimensionais como em dados experimentais extraídos a partir de transistores fabricados no IMEC (Interuniversity Microelectronics Center), que fica na Universidade Católica de Leuven (KUL) na Bélgica. Inicialmente foi analisada a influência da espessura do óxido de porta e da temperatura na extração do tempo de vida de geração dos portadores utilizando o transitório da corrente de dreno. Nesta análise, além do tempo de vida de portadores, outros parâmetros elétricos também foram estudados, como a tensão de limiar, o potencial de superfície na primeira interface e a energia de ativação para criação de um par elétron-lacuna. Com o estudo da influência dos parâmetros de processo no método de determinação do tempo de vida de geração foi possível propor um modelo simples para estimar o tempo de geração dos portadores em função da temperatura. Este modelo foi aplicado experimentalmente e comparado com resultados obtidos através de simulações apresentando um erro máximo de 5%. Fez-se uma análise detalhada do impacto da presença da região de implantação de HALO na extração do tempo de vida de geração baseando-se no transitório da corrente de dreno. Os resultados obtidos através deste estudo possibilitaram a proposta de um novo modelo. O modelo proposto considera tanto o impacto da lateralidade não uniforme da dopagem do canal no efeito de corpo flutuante, devido à presença das regiões de implantação de HALO, como também as cargas controladas pelas junções de fonte e dreno, o que até então não havia sido alvo de estudo na literatura. Com as novas considerações tornou-se possível à análise do transitório da corrente de dreno com a redução do comprimento de canal. A sensibilidade do novo modelo foi ensaiada com a variação de ± 20% nas concentrações da região de canal e de implantação de HALO resultando em um erro máximo de 9,2%.

10 A maior eficiência do acoplamento da porta nos dispositivos de porta dupla, comparando com os de porta única, foi observada através do estudo do comportamento do potencial de corpo destas estruturas. Esta análise resultou na inserção de um parâmetro dependente da espessura do filme de silício, possibilitando a extrapolação do modelo proposto neste trabalho também para os dispositivos de porta dupla. Os resultados obtidos apresentaram um ajuste bastante satisfatório com a variação do comprimento de canal, temperatura e com a variação das concentrações de dopantes da região de canal e da região de implantação de HALO. Por fim, é apresentado um estudo sobre o transitório da corrente de dreno em dispositivos FinFETs de porta tripla, com e sem a região de implantação de HALO, considerando a variação da largura de canal. Através da análise da tensão de limiar, transcondutância e do transitório da corrente de dreno foi possível observar que os dispositivos sem a presença da região de implantação de HALO são mais susceptíveis a influência dos efeitos de corpo flutuante.

11 ABSTRACT This work presents a study of drain current switch-off transients and extraction methods of the generation lifetime in partially depleted SOI nmosfet transistors of single gate, double gate and triple gate FinFETs. This study is accomplished through two-dimensional numerical simulations and compared with experimental data of devices fabricated in the IMEC (Interuniversity Microelectronics Center), which is in the Catholic University of Leuven (KUL) in Belgium. Initially, it was analyzed the gate oxide thickness and temperature influences on the carrier generation lifetime extraction using the drain current transient. Beyond the generation lifetime, other electric parameters were also analyzed, such as the threshold voltage, the surface potential and the activation energy. Based on process parameter influence study in the determination method of the generation lifetime, it was possible to propose a simple model in order to estimate the carrier generation lifetime as a function of the temperature. This model was experimentally applied and compared to simulated results and it presented a maximum error of 5%. A detailed analysis of the effect of HALO implanted region in the generation lifetime extraction was based on the drain current transient. The results obtained through this study made possible the proposal of a new model. The proposed model considers not only the laterally non-uniform channel profile due to the presence of a HALO implanted region but also the amount of charge controlled by drain and source junctions, a never-before-seen topic in the literature. The new model sensitivity was tested with a ± 20% variation of the doping concentration of the channel and implanted HALO region resulting in a maximum error of 9.2%. Taking the obtained results into consideration, it was possible to analyze the drain current as a function of the channel length reduction. The great efficiency presented by the gate in double gate devices, compared to the single gate ones, was observed through the study of the body potential behavior in this structure. This analysis resulted in the inclusion of a silicon film thickness dependent parameter that made possible the adaptation of the proposed model in this work also for double gate devices. The obtained results presented a good agreement with the channel length

12 variation, temperature and with the doping concentration variation in the channel and HALO implanted region. Finally, it was presented a study about the drain current transient in triple gate FinFET devices, with and without the HALO implanted region, taking the geometric parameter variation into consideration. Through the analysis of the threshold voltage, the transconductance and the drain current transient of the devices, it was possible to observe that the devices without HALO are remarkably more susceptible to the floating body effects influence.

13 LISTA DE FIGURAS Figura 2-1-Diagramas de faixas de energia para transistores MOS convencional (A), SOI parcialmente depletado (B) e SOI totalmente depletado (C) Figura Perfil do transistor SOI modo enriquecimento...31 Figura Perfil do transistor SOI modo acumulação...32 Figura Variação da tensão de limiar em função da tensão aplicada no substrato Figura 2-5 Esquemático do acoplamento capacitivo em um PD SOI MOSFET Figura 2-6 Distribuição das cargas de depleção em um dispositivo MOS convencional (A) e em um dispositivo SOI nmosfet (B), de canal longo (esquerda) e de canal curto (direita) Figura 2-7 Tensão de limiar em função do comprimento de canal em um dispositivo MOS convencional e um SOI MOSFET totalmente depletado Figura 2-8 Perfil da concentração de dopantes ao longo do canal de um dispositivo MOSFET convencional com Halo: (A) Corte transversal e (B) Perfil bidimensional Figura 2-9 Seção transversal de um transistor SOI nmosfet com as notações usadas nesta seção Figura Variação da tensão de limiar, do MOS convencional e do SOI totalmente depletado, com a temperatura Figura 2-11 Curvas experimentais, simuladas e calculada através do modelo clássico de um dispositivo SOI MOSFET com L = 20μm e W = 20μm Figura 2-12 Variação de μ 0 em função da temperatura, em um SOI MOSFET canal-n ( ) e em um SOI MOSFET canal-p (ο) Figura 2-13 Extração do θ (contínuo) e α R (tracejado) em função da temperatura, para dispositivos SOI MOSFET canal-n com L = 20μm ( ), 10μm ( ), 5μm ( ), 3μm ( ) e 2μm ( ) Figura 3-1 Recombinação Shockley-Read-Hall (SRH) ou por multifonon Figura Recombinação radiativa

14 Figura Recombinação Auger Figura 3-4 Geração Shockley-Read-Hall Figura 3-5 SOI MOSFET submetido a um degrau na porta, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface Figura 3-6 Desenho esquematizado do degrau negativo de tensão aplicado na porta do transistor, juntamente com a corrente de dreno após variação de tensão na porta...72 Figura Transistor SOI submetido a um degrau no substrato, os pares elétronlacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface Figura 4-1 O transitório da corrente de dreno obtida experimentalmente (sólida) e por simulação bidimensional (tracejada) depois de aplicar um degrau negativo na porta com V DS =25mV para um PD nmosfet com L=W=10 μm Figura 4-2 Simulações MEDICI da distribuição de potencial através do filme de silício para diferentes tempos, em um PD SOI com t oxf = 2,5nm, N a =5, cm -3 e temperatura de 30 o C Figura 4-3 Fator F e n i calculados teoricamente e T 0 obtidos experimentalmente e por simulações em função da temperatura Figura Fator F calculado em função da temperatura para varias espessuras de óxidos de porta (t oxf ) Figura 4-5- Fator F calculado em função da temperatura para várias concentrações de dopantes na região do canal (N a )...83 Figura Curva de Arrhenius para 1/T 0 variando a espessura do óxido de porta...84 Figura 4-7 Curva de Arrhenius para 1/T 0 variando a concentração de dopantes no filme de silício Figura 4-8 Tempo de vida de geração experimental e simulado em função da temperatura, obtidos a partir do método proposto na ref. 82 e estimado pelo modelo descrito pela eq. (95)....86

15 Figura 4-9 Transitório da corrente de dreno para transistores SOI nmosfets parcialmente depletados com diferentes comprimentos de canal (L) Figura Distribuição de potencial através do filme de silício em um PD SOI MOSFET com t oxf =2,5nm, N a =5, cm -3 com a variação do tempo...90 Figura 4-11 Potencial ao longo do dispositivo, a uma profundidade de 80nm em relação a 1ª interface, variando o comprimento de canal...91 Figura Tensão de limiar e o potencial no corpo em função do tempo para diferentes comprimentos de canal (L) Figura 4-13 Transitório da corrente de dreno normalizado pelo comprimento de canal (L) em função do tempo, variando L dos dispositivos Figura 4-14 Taxa de geração em função da profundidade do filme de silício, antes e depois da aplicação do degrau negativo de tensão, variando o comprimento de canal...94 Figura 4-15 Densidade de corrente de elétrons em função do comprimento do dispositivo, logo após a aplicação do degrau negativo de tensão (t=0 + s) Figura Densidade de corrente de lacunas em função do comprimento do dispositivo, para dispositivos com e sem HALO, logo após a aplicação do degrau negativo de tensão (t=0 + s) Figura 4-17 Tempo de transitório T 0 em função do comprimento de canal (L)...97 Figura 4-18 Seção transversal do dispositivo com o perfil de dopagem ao longo do canal Figura 4-19 O comportamento da largura da região de depleção normalizada pela largura da região de depleção máxima em função do tempo Figura 4-20 Transitório da corrente de dreno para transistores PD SOI nmosfets com diferentes comprimentos de canal Figura 4-21 Tempo de transitório em função do comprimento de canal Figura Transitório da corrente de dreno, para um PD SOI nmosfet de L=0,3μm, N a =5, cm -3 e N h = cm -3, com a variação da temperatura Figura 4-23 Tempo de vida de geração (τ g ) em função do comprimento de canal Figura 4-24 Secção transversal do dispositivo de porta dupla com o perfil de dopagem ao longo do canal...110

16 Figura 4-25 Simulações numéricas da distribuição do potencial de corpo através do filme de silício, para L=0,2μm e L=5μm em dispositivos de porta simples e dupla, antes (t<0s) e depois (t=0 + s) da aplicação do degrau negativo de tensão Figura 4-26 Transitório da corrente de dreno de um PD SOI nmosfet com diferentes comprimentos de canal. (A) Comparação entre as curvas experimentais e simuladas de dispositivos SG. (B) Comparação entre as curvas simuladas de dispositivos SG e DG Figura Transitório da corrente de dreno normalizado pelo comprimento de canal em função do tempo, para dispositivos SG e DG PD SOI nmosfet com diferentes comprimentos de canal Figura 4-28 Tempo de transitório em função do comprimento de canal Figura Tempo de transitório do DG PD SOI nmosfet em função do comprimento de canal, com a variação da espessura do filme de silício Figura 4-30 Tempo de vida de geração (τ g ) em função do comprimento de canal Figura 4-31 Esquema de um dispositivo FinFET de porta tripla, destacando seus parâmetros geométricos Figura 4-32 Segunda derivada da corrente de dreno em função da tensão na porta com a variação do potencial no substrato, em dispositivos com (A) e sem (B) HALO Figura Tensão de limiar em função da polarização aplicada ao substrato, para dispositivos com e sem HALO Figura Tensão de limiar em função da largura do canal (W fin ), com polarização do substrato de 0 e 20V, em dispositivos FinFETs com e sem região de implantação de HALO Figura Transcondutância de dreno normalizada pela largura de canal em função da polarização de porta, para dispositivos com e sem a região de HALO, variando W fin Figura 4-36 Transitório da corrente de dreno normalizado pela corrente de dreno no estado de equilíbrio, com a variação de V G_high Figura Corrente de dreno normalizada por W fin +2H fin em função da tensão aplicada à porta, com a variação de W fin, em dispositivos com e sem HALO

17 Figura Transitório da corrente de dreno normalizado por W fin +2H fin Figura 4-39 Transitório da corrente de dreno normalizado pela corrente no estado de equilíbrio,com a variação de W fin, (A) com HALO e (B) sem HALO

18 LISTA DE TABELA Tabela 1 Valores pré-definidos pelo simulador para o modelo ANALYTIC Tabela 2 - Valores pré-definidos pelo simulador para o silício no modelo PRPMOB Tabela 3 - Valores pré-definidos pelo simulador para o modelo BGN...60 Tabela 4 - Valores pré-definidos pelo simulador para o modelo CONSRH...60 Tabela 5 Tempo de transitório extraídos a partir de simulação numérica, do modelo proposto e dados experimentais em função do comprimento de canal Tabela 6 Tempo de transitório extraídos a partir de simulação numérica e do modelo proposto para diferentes concentrações no canal e na região de HALO Tabela 7 - Tempo de vida de geração extraído para três diferentes tempos de vida de alimentação da equação (99), com a variação do comprimento de canal Tabela 8 Tempo de vida de geração extraído para diferentes espessuras do filme de silício e comprimentos de canal

19 LISTA DE SÍMBOLOS A Área da junção pn [μm 2 ] ALPHAN Expoente da razão entre as concentrações, usado no modelo de mobilidade ANALYTIC do simulador para elétrons ALPHAP Expoente da razão entre as concentrações, usado no modelo de mobilidade ANALYTIC do simulador para lacunas AN Constante usada no modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons AP Constante usada no modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas B Coeficiente de recombinação radiativa BETAN Expoente usado no modelo de mobilidade FLDMOB do simulador para elétrons BETAN Expoente usado no modelo de mobilidade FLDMOB do simulador para lacunas BN Coeficiente do termo linear do modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons BP Coeficiente do termo linear do modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas C D Capacitância da região de depleção por unidade de área [F/cm 2 ] C Dtot C ox Capacitância total do corpo considerando a variação da densidade de portadores livres [F/cm 2 ] Capacitância do óxido de porta do transistor MOS convencional por unidade de área [F/cm 2 ] C oxb Capacitância do óxido enterrado por unidade de área [F/cm 2 ] C oxf Capacitância do óxido de porta do transistor SOI por unidade de área [F/cm 2 ] C si Capacitância da camada de silício por unidade de área [F/cm 2 ] CN Coeficiente do termo exponencial do modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons

20 CP Coeficiente do termo exponencial do modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas CON.BGN Parâmetro constante usado no modelo BGN do simulador [ev] D n D p E a E C Coeficiente de difusão para elétrons [cm 2 /s] Coeficiente de difusão para lacunas [cm 2 /s] Energia de ativação [ev] Nível de energia inferior da faixa de condução [ev] ECN.MU Campo elétrico crítico usado no modelo de mobilidade PRPMOB para elétrons [V/cm] ECP.MU Campo elétrico crítico usado no modelo de mobilidade PRPMOB para lacunas [V/cm] E eff E F E FM E g Ei EN EP E SF E V E I,n E I,p E II,n E II,n ETRAP Campo elétrico efetivo na primeira interface [V/cm] Nível de Fermi do semicondutor [ev] Nível de Fermi do metal [ev] Faixa proibida do silício [ev] Nível de Fermi intrínseco [ev] Expoente usado no modelo CONSRH do simulador para elétrons Expoente usado no modelo CONSRH do simulador para lacunas Campo elétrico na primeira interface [V/cm] Nível de energia superior da faixa de valência [ev] Componente do campo elétrico transversal à direção da corrente para elétrons [V/cm] Componente do campo elétrico transversal à direção da corrente para lacunas [V/cm] Componente do campo elétrico paralelo à direção da corrente para elétrons [V/cm] Componente do campo elétrico paralelo à direção da corrente para lacunas [V/cm] Nível energético de armadilhas usado no cálculo da taxa de recombinação de Shockley-Read-Hall [ev] G Taxa de geração [#/cm 3 s]

21 G s Taxa de geração superficial [#/cm 3 s] GSURFN Fator de redução para baixo campo elétrico na superfície usado no cálculo de mobilidade de elétrons GSURFP Fator de redução para baixo campo elétrico na superfície usado no cálculo de mobilidade de lacunas g D gm gm,max h Condutância de dreno [S] Transcondutância de saída do transistor [S] Máxima transcondutância do transistor [S] Constante de Planck [ev.s] J nb Densidade de corrente de difusão de elétrons no corpo [A/cm 2 ] J ps I DS I Dsat I DS (t) I G I leak I on I off k L L ch L p L eff L h Densidade de corrente de difusão de lacunas na região da fonte [A/cm 2 ] Corrente entre Dreno e Fonte [A] Corrente de saturação [A] Transitório da corrente de Dreno [A] Corrente de tunelamento pela porta [A] Corrente de fuga através de uma junção [A] Corrente de ligamento [A] Corrente de desligamento [A] Constante de Boltzmann [1,38066 x J/K] Comprimento de canal do transistor [μm] Comprimento de canal do transistor [μm] Comprimento da região de implantação de HALO [μm] Comprimento efetivo de canal do transistor [μm] Largura da região de implantação de HALO [nm] MUN.MIN Mobilidade mínima de elétrons usada no modelo de mobilidade ANALYTIC do simulador [cm 2 /V.s] MUN.MAX Mobilidade máxima de elétrons usada no modelo de mobilidade ANALYTIC do simulador [cm 2 /V.s] MUP.MIN Mobilidade mínima de lacunas usada no modelo de mobilidade ANALYTIC do simulador [cm 2 /V.s]

22 MUP.MAX Mobilidade máxima de lacunas usada no modelo de mobilidade ANALYTIC do simulador [cm 2 /V.s] η Fator de correção da inclinação de sublimiar n Densidade de elétrons [cm -3 ] N a Concentração de dopantes na região do corpo [cm -3 ] N h Concentração de dopantes na região do HALO [cm -3 ] N ab Concentração do substrato do transistor SOI MOSFET [cm -3 ] N Deff Concentração efetiva de dopantes na região de fonte [cm -3 ] N it Densidade de armadilhas de interface [1/eVcm 2 ] n i Concentração intrínseca de portadores [cm -3 ] n ie Concentração intrínseca de portadores efetiva [cm -3 ] N subp Concentração de dopantes na região de HALO [cm -3 ] N subc Concentração de dopantes na região do canal [cm -3 ] N subeff Concentração efetiva de dopantes na região do canal [cm -3 ] N total Concentração total de impurezas [cm -3 ] N total (x,y) Concentração total de impurezas local [cm -3 ] N eff Média das dopagens no interior do canal [cm -3 ] N QD N QD(DG) NREFN NREFP NSRHN NSRHP NUN Média das dopagens no interior do canal dos dispositivos de porta simples, considerando a influência das junções de fonte e dreno [cm -3 ] Média das dopagens no interior do canal dos dispositivos de porta dupla, considerando a influência das junções de fonte e dreno [cm -3 ] Concentração de impurezas de referência usada no modelo de mobilidade ANALYTIC do simulador para elétrons [cm -3 ] Concentração de impurezas de referência usada no modelo de mobilidade ANALYTIC do simulador para lacunas [cm -3 ] Parâmetro de concentração usado no modelo CONSRH do simulador para elétrons [cm -3 ] Parâmetro de concentração usado no modelo CONSRH do simulador para lacunas [cm -3 ] Expoente da temperatura normalizada do numerador usado no modelo de mobilidade ANALYTIC do simulador para elétrons

23 NUP Expoente da temperatura normalizada do numerador usado no modelo de mobilidade ANALYTIC do simulador para lacunas N0.BGN Parâmetro de concentração usado no modelo BGN do simulador [cm -3 ] p Densidade de lacunas [cm -3 ] p b (x=0) Concentração máxima de lacunas no corpo do transistor [cm -3 ] q Carga elementar do elétron [1, C] Q dep Densidade de carga de depleção no silício [C/cm 2 ] Q dep1 Densidade de carga de depleção na camada de silício [C/cm 2 ] Q inv1 Densidade de carga de inversão na primeira interface [C/cm 2 ] Q ox Densidade de carga fixa no óxido de porta [C/cm 2 ] Q ox1 Densidade de cargas fixas na primeira interface [C/cm 2 ] Q ox2 Densidade de cargas fixas na segunda interface [C/cm 2 ] Q S2 Densidade de carga de acumulação (Q S2 > 0) ou inversão (Q S2 < 0) na 2 a interface [C/cm 2 ] Q it Densidade de carga de armadilha de interface [C/cm 2 ] R SD r j S S r S g T Resistência série de fonte e dreno Profundidade da junção de fonte e dreno [nm] Inclinação de Sublimiar [V/dec] Velocidade de recombinação na superfície Velocidade de geração superficial Temperatura absoluta [K] T K Temperatura crítica [ o C] T 0 t oxb t oxf t si t rel TAUN0 TAUP0 Tempo de Transitório [s] Espessura do óxido enterrado [nm] Espessura do óxido de porta [nm] Espessura da camada de silício [nm] Parâmetro de ajuste dependente da espessura do filme de silício Tempo de vida de elétrons no modelo de Shockley-Read-Hall [s] Tempo de vida de lacunas no modelo de Shockley-Read-Hall [s] U SRH Taxa de recombinação de Shockley-Read-Hall [#/cm 3 s] U s Taxa de recombinação superficial [#/cm 3 s]

24 V BS V DS V DSsat V FB V G V GB V GB,acc2 V GB_high V GB_low V GF V GT V G_high V G_low sat v n sat v p V th V th0 Vth F V th1,acc2 V th1,inv2 V th1,depl2 V0.BGN W x 1 x dmáx x d Potencial de corpo [V] Tensão entre Dreno e Fonte [V] Tensão de saturação [V] Tensão de faixa plana da estrutura MOS [V] Tensão aplicada à porta do transistor MOS [V] Tensão aplicada ao substrato do transistor SOI MOSFET[V] Tensão aplicada ao substrato do transistor SOI MOSFET para acumular a segunda interface [V] Nível alto do degrau de tensão aplicado ao substrato [V] Nível baixo do degrau de tensão aplicado ao substrato [V] Tensão aplicada à porta do transistor SOI MOSFET[V] Sobretensão de limiar [V] Nível alto do degrau de tensão aplicado à porta [V] Nível baixo do degrau de tensão aplicado à porta [V] Velocidade de saturação para elétrons [cm/s] Velocidade de saturação para lacunas [cm/s] Tensão de limiar da porta do transistor MOS convencional [V] Tensão de limiar da porta do transistor MOS convencional para V BS =0 [V] Tensão de limiar da porta do transistor SOI MOSFET [V] Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface acumulada [V] Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface invertida [V] Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface depletada [V] Parâmetro de tensão usado no modelo BGN do simulador [V] Largura de canal do transistor [μm] Profundidade de depleção [nm] Profundidade de depleção máxima [nm] Profundidade de depleção [nm]

25 x d Profundidade de depleção no estado de equilíbrio [nm] XIN Expoente da temperatura normalizada do denominador usado no modelo de mobilidade ANALYTIC do simulador para elétrons XIP Expoente da temperatura normalizada do denominador usado no modelo de mobilidade ANALYTIC do simulador para lacunas α Parâmetro resultante da associação das capacitâncias do transistor MOSFET α R Fator de variação da resistência série [V -1 ] ε Si ε ox φ MS φ MS1 φ MS2 φ SB φ SF φ F φ Ff φ ox1 φ ox2 μ n μ p μ S,n μ S,p μ máx μ 0 Permissividade do silício [1,06 x F/cm] Permissividade do óxido de silício [3,45 x F/cm] Diferença de função trabalho entre metal de porta e semicondutor no transistor MOS [V] Diferença de função trabalho entre metal de porta e semicondutor no transistor SOI MOSFET[V] Diferença de função trabalho entre o substrato e a camada de silício no transistor SOI MOSFET[V] Potencial de superfície da segunda interface [V] Potencial de superfície da primeira interface [V] Potencial de Fermi [V] Potencial de Fermi da camada de silício [V] Potencial através do óxido de porta [V] Potencial através do óxido enterrado [V] Mobilidade efetiva dos elétrons na camada de silício [cm 2 /V s] Mobilidade efetiva das lacunas na camada de silício [cm 2 /V s] Mobilidades de elétrons para baixo campo elétrico incluindo o mecanismo de espalhamento [cm 2 /V s] Mobilidades de lacunas para baixo campo elétrico incluindo o mecanismo de espalhamento [cm 2 /V s] Mobilidade máxima dos elétrons na camada de silício [cm 2 /V s] Mobilidade para baixo campo elétrico [cm 2 /V s]

26 μ 0n μ 0p Mobilidade de elétrons para baixo campo elétrico [cm 2 /V s] Mobilidade de lacunas para baixo campo elétrico [cm 2 /V s] ν Freqüência [s -1 ] ω s Distância entre a junção fonte-canal e o contato de fonte [μm] θ Fator de degradação da mobilidade [V -1 ] γ Efeito de corpo [V 1/2 ] τ n τ n (x,y) τ p τ p (x,y) τ e τ g τ SRH ν th Tempo de vida de elétrons [s] Tempo de vida de elétrons local [s] Tempo de vida de lacunas [s] Tempo de vida de lacunas local [s] Tempo de vida efetivo [s] Tempo de vida de geração[s] Tempo de vida de Shockley-Read-Hall [s] Velocidade térmica dos portadores [cm/s] σ n Secção transversal de captura de elétrons [cm 2 ] σ ns Secção transversal de captura de elétrons superficial [cm 2 ] σ p Secção transversal de captura de lacunas [cm 2 ] σ ps Secção transversal de captura de lacunas superficial [cm 2 ]

27 SUMÁRIO 1 INTRODUÇÃO OBJETIVO APRESENTAÇÃO DO TRABALHO CONCEITOS BÁSICOS ESTRUTURAS SOI MOSFETs: Tipos de Estruturas SOI MOSFETs: Modo de Funcionamento CARACTERÍSTICAS ELÉTRICAS DOS TRANSISTORES SOI MOSFETs Tensão de Limiar Efeito de Corpo Efeito de canal curto Transcondutância Mobilidade Inclinação de Sublimiar (Slope) EFEITOS DA TEMPERATURA Corrente de Fuga através das Junções Tensão de Limiar Inclinação de Sublimiar Mobilidade SIMULADOR MEDICI Modelos utilizados TEMPO DE VIDA DE PORTADORES TEMPO DE VIDA DE RECOMBINAÇÃO Recombinação Shockley-Read-Hall Recombinação Radiativa Recombinação Auger TEMPO DE GERAÇÃO...68

28 3.3 TÉCNICAS PARA EXTRAÇÃO DO TEMPO DE VIDA DE GERAÇÃO- RECOMBINAÇÃO DE PORTADORES Método Shin Método Dual Gate CONTRIBUIÇÕES AOS MÉTODOS DE EXTRAÇÃO DE TEMPO DE VIDA EM SOI NMOSFET PROPOSTA DE UM MÉTODO PARA ESTIMAR O TEMPO DE VIDA DE GERAÇÃO EM FUNÇÃO DA TEMPERATURA O IMPACTO DA IMPLANTAÇÃO DE HALO NO TRANSITÓRIO DA CORRENTE DE DRENO NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET COM CANAL CURTO ADAPTAÇÃO DO NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET DE PORTA DUPLA ANÁLISE DO TRANSITÓRIO DA CORRENTE DE DRENO EM DISPOSITIVOS FinFETs DE PORTA TRIPLA CONCLUSÕES REFERÊNCIAS

29 22 1 INTRODUÇÃO A contínua redução das dimensões na tecnologia CMOS convencional, necessária para o aumento no desempenho dos circuitos integrados (IC), tem sido dificultada pela presença dos efeitos de canal curto (SCEs Short Channel Effects) 1,2. A tecnologia SOI (Silicon On Insulator) MOSFET tem se destacado como uma alternativa viável na indústria de circuitos integrados com larga escala de integração (ULSI) 3,4. Nesta tecnologia a camada de silício, na qual os dispositivos são implementados, está sobre uma camada de isolante (Silicon On Insulator SOI) o que reduz a espessura da região ativa destes dispositivos, tornando-os inerentemente menos susceptíveis aos SCEs 1,2, 5, 6. Além disso, permite uma isolação dielétrica intrínseca entre os mesmos, proporcionando alta resistência à radiação 7,8 e baixa sensibilidade à variação da temperatura 9,10. Desta forma, em tecnologias com dimensões inferiores a 50 nm 11,12 a tecnologia SOI vem gradualmente substituindo a tecnologia MOS convencional em circuitos com larga escala de integração e aplicações em altas freqüências. Trabalhos recentes demonstraram que a superioridade dos dispositivos SOI associada com os constantes avanços da tecnologia CMOS tem proporcionado melhorias significativas tanto em termos de velocidade dos circuitos como em fornecimento de corrente 13. Algumas aplicações evidenciam a superioridade da tecnologia SOI em relação à CMOS convencional, como por exemplo os microprocessadores que apresentaram um aumento de 20% 14 na sua velocidade, assim como nos amplificadores de RF onde também foi observada uma maior eficiência no fornecimento de corrente pelos dispositivos 15. Como resultado dos crescentes avanços obtidos nas técnicas usadas para a redução das geometrias tem-se um número muito maior de transistores por circuito integrado. Logo, um número maior de linhas de metal é necessário para possibilitar a interconexão do crescente número de transistores por pastilha ou circuitos integrados. Desta forma, ocorreu um aumento na complexidade de interconexão e o tempo de propagação do sinal passou a ser limitante na performance destes circuitos. Devido à

30 23 possibilidade de integração tridimensional na tecnologia SOI, pesquisas realizadas pela Intel 16 demonstraram a redução da complexidade de interconexão com o uso desta tecnologia. Seguindo esta nova tendência, empresas como IBM e AMD 13,17 já usam a tecnologia SOI em microprocessadores comerciais. Dentro do cenário de contínuo esforço para aumentar a capacidade de fornecimento de corrente dos transistores, sempre buscando um melhor controle dos SCEs, a tecnologia SOI tem evoluído dos dispositivos planares de porta única para dispositivos tridimensionais com múltiplas portas. Os SCEs surgem quando o controle da porta sobre a região do canal é afetado pelas linhas do campo elétrico proveniente das regiões de fonte e dreno. Na tecnologia convencional, estas linhas se propagam através das regiões de depleção associadas às junções. Esta influência pode ser reduzida com o aumento da concentração de dopantes na região do canal, mas para dimensões muito reduzidas este aumento pode comprometer a capacidade de fornecimento de corrente, além de ocorrer a redução na mobilidade de portadores destes dispositivos. A arquitetura de múltiplas portas tem apresentado um desempenho superior quando comparados com a de porta simples 18, 19. Dentre as vantagens observadas podem ser citadas o aumento da transcondutância, uma inclinação de sublimiar próxima ao ideal e a redução dos efeitos de canal curto. A complexidade de fabricação dos dispositivos de porta dupla, em particular a fabricação de portas inferiores perfeitamente alinhadas com as portas superiores limitou o desenvolvimento industrial da tecnologia de porta dupla planar. Esta barreira tecnológica foi transposta fabricando-se estruturas verticais com portas laterais, chamadas FinFETs 20, 21. A tecnologia FinFET é muito atrativa devido a fácil implementação do seu processo de fabricação com as técnicas já existentes. A tecnologia consiste em obter-se uma ilha de silício estreita através do processo de corrosão e após o crescimento do óxido de porta é feita a deposição do material que irá formar a porta. Sendo assim, o perfeito alinhamento entre as portas se faz de forma natural. Nos dispositivos FinFETs, a porta recobre três lados do corpo, o lado superior e as laterais. O lado superior pode ou não ser utilizado como porta dependendo da

31 24 espessura do óxido de porta. Caso o óxido na parte superior seja espesso, o controle do canal será feito predominantemente através das portas laterais. Contudo, com a inclusão da porta superior, estudos demonstraram um aumento de 20% na corrente de dreno 22. Dependendo da razão de aspecto entre a largura e a altura do canal, a camada de inversão pode ter maior dependência da porta superior ou das laterais, respectivamente. Foi demonstrado na literatura que, caso a largura do canal exceda a altura, a camada de inversão controlada pela porta superior pode prover um ganho extra na corrente de dreno 23. Diante do contexto atual de constante busca pela redução das dimensões e melhora do desempenho dos circuitos integrados se faz necessária a inclusão de novos materiais, novas etapas de processo, assim como novas técnicas para caracterizá-los. O tempo de vida de portadores é um parâmetro importante para avaliar a qualidade final do filme de silício após as etapas do processo de fabricação dos circuitos integrados. Com as constantes melhorias no processo de fabricação e também na obtenção das lâminas, a quantidades de defeitos na rede cristalina vem diminuindo consideravelmente, com isto, além do conhecimento da teoria clássica 24, 25, 26 sobre extração do tempo de vida de portadores, surge a grande necessidade no desenvolvimento de novas técnicas de medida para este parâmetro que possa levar em consideração o escalamento das dimensões. Dentro da tecnologia SOI MOSFET planar, os dispositivos parcialmente depletados também tem sido foco de grande interesse devido ao melhor controle da tensão de limiar, a maior facilidade nos processos de fabricação e ao melhor escalamento em relação aos dispositivos MOSFETs convencionais 27,28,29,30. Um dos principais fatores que limitam o desempenho destes dispositivos é a forte influência do efeito de corpo flutuante. O efeito de corpo flutuante, em dispositivos SOI MOSFET, se manifesta principalmente no transitório da corrente de dreno que ocorre quando o dispositivo é ligado ou desligado, causando distorções e afetando significativamente a velocidade dos circuitos SOI MOSFET 31. Contudo, existem situações em que pode ser vantajosa a presença do corpo flutuante, como no caso da caracterização elétrica para a extração do tempo de vida de portadores.

32 25 A maioria dos métodos não destrutivos aplicados em dispositivos SOI que usam medidas elétricas para a extração do tempo de vida de geração e recombinação se baseiam na análise do transitório da corrente de dreno. Esta análise é realizada em dispositivos parcialmente depletados e pode ser obtida com a medida dinâmica da corrente de dreno após a variação da polarização na porta do transistor. Outra técnica, também aplicada em transistores SOI, requer uma polarização fixa na porta e a variação ocorre no substrato, desta forma também é possível observar um transitório de corrente no dreno. Além da análise do transitório da corrente de dreno é possível também obter o tempo de vida dos portadores através da medida da corrente de polarização direta em junções pn, porém nesta técnica são necessárias estruturas especiais de junções pn controladas por porta 32. Devido à complexidade dos métodos existentes e também pela importância e dificuldade de obtenção deste parâmetro, faz-se necessário o desenvolvimento de novos modelos que considere as mudanças de geometria nas novas tecnologias e que também sejam de fácil aplicação.

33 OBJETIVO Este trabalho tem como objetivo estudar teórica e experimentalmente o comportamento do transitório da corrente de dreno e o tempo de vida de portadores em transistores SOI MOSFET de porta simples, dupla e tripla, com maior foco nos transistores parcialmente depletados, que atualmente são as aplicações mais comuns da tecnologia SOI disponível comercialmente. Os transistores caracterizados neste trabalho foram fabricados no IMEC (Interuniversity Microelectronics Center), que fica na Universidade Católica de Leuven (KUL) na Bélgica. Através deste estudo e de uma análise detalhada sobre o impacto da geometria dos dispositivos e da temperatura no tempo de vida de portadores, propor uma nova técnica para extração deste parâmetro que considere a redução do comprimento de canal nestes dispositivos. Esta nova técnica considera o impacto da lateralidade não uniforme da dopagem do canal no efeito de corpo flutuante, devido à presença das regiões de implantação de HALO, assim como a contribuição das cargas controladas pelas junções de fonte e dreno. 1.2 APRESENTAÇÃO DO TRABALHO Neste primeiro capítulo, apresentamos a introdução e os objetivos deste trabalho. Os outros capítulos estão organizados como segue: No capítulo 2 são apresentados alguns conceitos básicos sobre a estrutura SOI MOSFET com o objetivo de fundamentar as análises sobre o principal parâmetro estudado neste trabalho, que é o tempo de vida de geração. São abordados neste capítulo os tipos de estruturas SOI considerando a espessura da camada de silício, o modo de funcionamento destas estruturas, as características elétricas do transistor SOI, os principais efeitos da temperatura nas estruturas SOI e uma descrição dos modelos de simulação bidimensional utilizados neste trabalho. O capítulo 3 apresenta os conceitos básicos sobre as propriedades de geraçãorecombinação dos portadores no silício. Estes conceitos são fundamentais para o

34 27 entendimento das técnicas para extração deste parâmetro em dispositivos SOI MOSFET, sendo que algumas destas técnicas também estão descritas neste capítulo. No capítulo 4 estão apresentadas as contribuições dadas por este trabalho ao estudo do transitório da corrente de dreno em transistores SOI nmosfets de porta simples, dupla e FinFETs de porta tripla, assim como, aos métodos de extração de tempo de vida de geração em transistores planares parcialmente depletados. Os dados apresentados neste capítulo são provenientes tanto de resultados experimentais como de simulações numéricas bidimensionais. E, finalmente, no capítulo 5, estão descritas as principais conclusões extraídas do estudo realizado neste trabalho e as perspectivas futuras.

35 28 2 CONCEITOS BÁSICOS Neste capítulo estão apresentados os conceitos básicos sobre a estrutura SOI MOSFET considerando a espessura da camada de silício e o modo de funcionamento destas estruturas. Estão também abordados os principais parâmetros elétricos dos transistores SOI, assim como a influência da temperatura nestes parâmetros. Finalmente, é apresentada uma breve descrição dos modelos de simulação numérica bidimensional utilizados neste trabalho. 2.1 ESTRUTURAS SOI MOSFETs: A tecnologia SOI (Silicon-On-Insulator) consiste na fabricação de circuitos integrados em uma camada de silício sobre uma camada de material isolante. Os dispositivos SOI MOSFET são uma alternativa viável para a total eliminação do efeito tiristor parasitário ( latch-up ), pois a isolação entre os transistores NMOS e PMOS nesta tecnologia é quase perfeita devido à presença da camada de óxido enterrado que isola a região ativa do transistor. A área lateral entre dreno/fonte e canal nos dispositivos SOI MOSFETs é menor que a dos MOSFETs convencionais ( bulk ), o que diminui muito a corrente de fuga através das junções, além da redução das capacitâncias de junção e o aumento da transcondutância Tipos de Estruturas SOI MOSFETs: Na tecnologia SOI a espessura da camada de silício, na qual são construídos os dispositivos, influencia fortemente as características físicas dos mesmos. Dependendo da espessura da camada de silício e de sua concentração, os dispositivos podem ser classificados como parcialmente depletado ou totalmente depletado, sendo que este último tem seu comportamento fortemente influenciado pelas condições de polarização do substrato ( back gate ) 29.

36 29 A profundidade máxima da região de depleção nos dispositivos MOS convencionais, considerando-se a concentração uniforme do substrato, é dada pela equação (1): x dmáx 4ε Si F = (1) qn φ a Onde φ F = kt q N a ln é o potencial de Fermi; n i ε Si é a permissividade do silício; q é a carga elementar do elétron; N a é a concentração de dopantes no semicondutor; k é a constante de Boltzmann; T é a temperatura absoluta; n i é a concentração intrínseca de portadores do semicondutor. Em estruturas SOI MOSFETs totalmente depletadas, a espessura da camada de silício é menor que a profundidade máxima de depleção (x dmáx ). Quando a tensão aplicada na porta ( front gate ) atinge a tensão de limiar, a região de depleção já atingiu a segunda interface, deixando a camada de silício totalmente depletada independentemente da depleção gerada pela tensão aplicada no substrato. Neste caso, os dispositivos são comumente chamados de FD ( Fully Depleted ) SOI MOSFET 29. Nos dispositivos SOI MOSFETs parcialmente depletados (PD) a espessura da camada de silício é maior que o dobro da profundidade máxima de depleção (2x dmáx ). Sendo assim, as camadas de depleção induzidas pela primeira e segunda interface agem independente, não havendo interação substancial entre elas 29. A Figura 2-1 apresenta os diagramas de faixas de energia para transistores MOS convencional, SOI parcialmente depletado e SOI totalmente depletado. Nesta figura, E C, E V, E i, E F, V G, V GF e V GB representam o nível de energia inferior da faixa de condução, o nível de energia superior da faixa de valência, o nível intrínseco, nível de Fermi do semicondutor, a tensão aplicada à porta do transistor MOS, a tensão aplicada à porta do transistor SOI e a tensão aplicada ao substrato do transistor SOI, respectivamente.

37 30 E C E I (A) (B) VG EFM VGF EFM Óxido de Porta Óxido de Porta E F E V E C E I E F E V Óxido Enterrado VGB EF t si E C E I (C) EFM VGF Óxido de Porta E F E V Óxido Enterrado VGB EF t si Figura 2-1-Diagramas de faixas de energia para transistores MOS convencional (A), SOI parcialmente depletado (B) e SOI totalmente depletado (C) 29.

38 Modo de Funcionamento Para dispositivos SOI MOSFETs, existem dois modos possíveis de funcionamento: o modo enriquecimento e o modo acumulação. No modo enriquecimento a passagem de corrente entre fonte e dreno ocorre devido à inversão dos portadores da região do canal, ou seja, na interface entre o óxido de porta e a camada de silício. A Figura 2-2 apresenta o perfil de um transistor SOI MOSFET modo enriquecimento. Figura Perfil do transistor SOI modo enriquecimento No modo acumulação, os dispositivos são formados por semicondutor do mesmo tipo, tanto na região de fonte e dreno como na região do canal, sendo que na região do canal a dopagem do semicondutor é menor que a dopagem nas outras duas regiões, como pode ser visto na Figura 2-3. Assim, a condução de corrente entre fonte e dreno ocorre com a acumulação dos portadores na região do canal.

39 32 Figura Perfil do transistor SOI modo acumulação. 2.2 CARACTERÍSTICAS ELÉTRICAS DOS TRANSISTORES SOI MOSFETs Tensão de Limiar Tensão de limiar (V th ) é o valor de tensão aplicada na porta, para o qual um número suficiente de cargas móveis se acumule na região do canal, de forma a inverter a sua superfície formando um canal de condução entre fonte e dreno. A tensão de limiar (V th ) nos dispositivos nmos convencionais, com concentração uniforme na região do canal, é dada por: com, onde: qn V = V + φ + th V FB FB x a dmáx 2 F (2) Cox Qox = φ MS (3) C V FB é tensão de faixa plana da estrutura MOS; Q ox é a densidade de carga fixa no óxido de porta; C ox é a capacitância do óxido de porta por unidade de área (C ox = ε ox /t oxf ); t oxf é a espessura do óxido de porta; φ MS é a diferença de função trabalho entre metal de porta e semicondutor. ox

40 33 Em um dispositivo SOI parcialmente depletado, como não há interação entre as regiões de depleção geradas pelas duas interfaces, a tensão de limiar é dada pela mesma equação (Eq.(2)) do dispositivo MOS convencional. Para o transistor SOI nmos totalmente depletado, no modo enriquecimento com dopagem uniforme na região do canal, podem ser obtidas as equações que descrevem o acoplamento entre os potenciais de superfície da primeira e segunda interface (φ SF e φ SB, respectivamente) em função das tensões aplicadas à porta (V GF ) e ao substrato (V GB ). Estas são obtidas integrando-se a equação de Poisson, e aplicando o teorema de Gauss na primeira e segunda interfaces 33. V 1 Qdep Q Q C C 1 + inv1 φ 2 (4) Coxf ox Si Si GF = 1 MS φ SF φ SB C oxf C oxf Coxf V GB Qox2 CSi CSi = φms 2 φsf + 1+ φ C C C oxb oxb oxb SB 1 Qdep 2 C + Q 1 S 2 oxb (5) onde: Q ox1 é a densidade de cargas efetivas na primeira interface; Q ox2 é a densidade de cargas efetivas na segunda interface; Q inv1 é a carga de inversão na primeira interface (Q inv1 < 0); Q S2 é a carga de acumulação (Q S2 > 0) ou inversão (Q S2 < 0) na 2 a interface; C oxf é a capacitância do óxido de porta por unidade de área, definida por C oxf =ε ox /t oxf ; C oxb é a capacitância do óxido enterrado por unidade de área, definida por C oxb =ε ox /t oxb ; t oxf é espessura do óxido de porta; t oxb é a espessura do óxido enterrado; C Si é a capacitância da camada de silício por unidade de área, definida por C Si =ε Si /t Si ; N a é a concentração da camada de silício; Q dep1 é a carga de depleção na camada de silício, definida por Q dep1 = -q N a t Si.

41 34 Combinando-se as equações (4) e (5), são obtidas as equações da tensão de limiar para o SOI nmosfet totalmente depletado no modo enriquecimento, em função das condições de polarização do substrato: a) Com a segunda interface acumulada V Q C Q ox1 Si dep1, = φ F C + oxf C φ (6) oxf 2Coxf th1acc2 MS1 b) Com a segunda interface invertida V Q Q ox1 dep1, = φms + 2φ F (7) C 2C th1inv2 1 c) Com a segunda interface depletada V oxf = V C C C oxf C C ( ) ( V V ) Si oxb GB GB acc + th1, depl2 th1, acc2, 2 oxf Si oxb (8) A Figura 2-4 mostra o comportamento da tensão de limiar em função da variação da tensão aplicada no substrato (V GB ). th1 VthF a 2 Interface Acumulada Modelo Experimental Totalmente Depletado 0V a 2 Interface Invertida Figura Variação da tensão de limiar em função da tensão aplicada no substrato 29. V GB

42 Efeito de Corpo O efeito de corpo em um transistor MOS convencional é definido como a dependência da tensão de limiar com a polarização aplicada no substrato. Este mesmo conceito também pode ser usado para os dispositivos SOI. Para dispositivos nmos convencionais, a tensão de limiar pode ser reescrita considerando a polarização do substrato 34 : V th = φ Onde V BS é a polarização do substrato. Definindo γ como: MS + Q 2ε qn ( 2φ V ) ox si a F BS 2 φf + (9) Cox Cox γ 2ε qn A equação de V th pode ser reescrita como: V th si a = (10) C ox ( 2φ V φ ) Q = (11) ox φms + 2φ F + γ 2φ F + γ F BS 2 Cox O último termo da equação (11) descreve a dependência da tensão de limiar com a polarização do substrato. Se considerarmos V th0 como a tensão de limiar para V BS =0, a equação (11) pode ser escrita como: V th ( V ) V + γ ( 2φ V 2φ ) BS = (12) th0 F BS F F Nos dispositivos SOI parcialmente depletados com contato de corpo, o efeito de corpo ocorre de forma similar aos dispositivos MOS convencionais, conforme descrito acima 29. Contudo, o uso de contato de corpo nas estruturas SOI não é desejável, pois estes consomem uma área extra aumentando a complexidade do layout 35. O potencial de corpo nos dispositivos SOI parcialmente depletados, sem contato de corpo, é determinado pelas capacitâncias de acoplamento (corpo/portas e corpo/junções), pelas correntes nas junções PN e pela corrente de ionização por impacto 36. No caso das tecnologias mais recentes, que utilizam baixas potências e

43 36 baixas tensões, a corrente de ionização por impacto não é significativa para tensões de alimentação abaixo de 1,1V. A instabilidade do potencial do corpo pode ser analisada através das capacitâncias de acoplamento. O corpo dos dispositivos parcialmente depletados estão acoplados com os quatros terminais através das capacitâncias representadas na Figura 2-5. As capacitâncias da porta e do substrato tendem a estabilizar o potencial do corpo, sendo que o aumento da capacitância de porta provoca a melhora da inclinação de sublimiar e o aumento da corrente de dreno 37. Com a redução do comprimento de canal, o acoplamento entre as regiões de depleção associadas à porta e as regiões de fonte e dreno do dispositivo se torna mais significativo. Este acoplamento leva a um efeito de acomodamento de cargas dinâmico governado por portadores livres, que passam a polarizar a região do corpo. Este efeito associado com o funcionamento dinâmico do dispositivo provoca um transitório na corrente de dreno dependente do potencial do corpo que varia em função do tempo 38. Figura 2-5 Esquemático do acoplamento capacitivo em um PD SOI MOSFET. Em dispositivos SOI totalmente depletado, o efeito de corpo é regido pela capacitância de acoplamento entre a porta e o substrato através da associação série das capacitâncias do óxido de porta, do óxido enterrado e do filme de silício, sendo dado por 29 : Si oxb α (13) = C oxf C C ( C + C ) Sendo α um número adimensional. Em muitos casos, a seguinte aproximação é utilizada: Si oxb

44 37 toxf α (14) t A dependência de V thf com V GB diminui com o aumento de t oxb. Quando 29 t oxb é muito espesso (C oxb 0), a tensão de limiar é virtualmente independente de V GB. oxb Efeito de canal curto Este efeito ocorre devido à diminuição das cargas de depleção controladas pela porta, ou seja, com a diminuição do comprimento do canal as regiões de depleção de fonte e dreno tornam-se significativas em relação à depleção controlada pela porta. No caso de transistores MOSFETs convencionais, a carga de depleção controlada pela porta não será mais igual a que será chamada de Q depl,ef, sendo 34 : Q = qn x, mais sim uma fração desta r j 2xdmáx Q depl, ef = Qdepl (15) L rj Sendo r j a profundidade da junção de fonte e dreno e L é o comprimento do canal. Em dispositivos SOI totalmente depletado, a carga de depleção controlada pela porta é dada por 29 : Q depl a dmáx d, ef = Qdepl (16) L depl 1 Onde d está representado na Figura 2-6 e Q = qn t. depl a si

45 38 A Porta Porta Fonte Qdepl,ef Dreno Fonte Qdepl,ef Dreno Substrato P Depleção Substrato P Depleção B Porta Porta Fonte Qdepl,ef Dreno Fonte Qdepl,ef Dreno Óxido Enterrado d Óxido Enterrado Substrato P Substrato P Figura 2-6 Distribuição das cargas de depleção em um dispositivo MOS convencional (A) e em um dispositivo SOI nmosfet (B), de canal longo (esquerda) e de canal curto (direita). Uma descrição do método para o cálculo da distância d é apresentada na referência 39. De um modo geral, os dispositivos MOSFET convencionais assumem um perfil triangular para Q depl,ef e não trapezoidal como no caso dos dispositivos de camada fina. Desta forma, a seguinte aproximação pode ser feita 29 : Qdepl Qdepl, ef (17) 2 Através da Figura 2-7, pode-se perceber que a tensão de limiar começa a diminuir significativamente em um comprimento de canal maior para dispositivos MOSFET convencionais quando comparado com os transistores SOI totalmente depletados.

46 39 1,2 1,0 Tensão de Limiar (V) 0,8 0,6 0,4 0,2 Modelo, MOS Modelo, SOI Experimental, MOS Experimental, SOI FD 0,0 0,0 0,5 1,0 1,5 2,0 Comprimento Efetivo de Canal (μm) Figura 2-7 Tensão de limiar em função do comprimento de canal em um dispositivo MOS convencional e um SOI MOSFET totalmente depletado 29. O efeito de canal curto é menor em dispositivos SOI MOSFETs totalmente depletados com a segunda interface acumulada quando comparados ao caso em que a segunda interface está depletada, mas ambos são menores que o efeito de canal curto em transistores MOS convencionais 29. Com o contínuo escalamento das dimensões dos dispositivos MOSFETs, muitos efeitos físicos ocorrem em dispositivos de canal curto, como a redução da tensão de limiar e da tensão de perfuração MOS, o aumento da corrente de fuga na região de sublimiar e da velocidade de saturação se tornaram cada vez mais significativas 40,41. Para contornar o problema associado com a redução da tensão de limiar e da tensão de perfuração MOS, a tecnologia MOS implementou dentro do canal, junto às regiões de fonte e dreno, uma região com alta concentração de dopantes chamada região de implantação de HALO 42,43. Com a presença da região de implantação de HALO ocorre um efeito inverso na tensão de limiar, ou seja, um aumento desta com a redução do comprimento de canal. Este fato resulta do aumento da concentração efetiva de dopantes ocasionada pela

47 40 presença das regiões de HALO, que se tornam cada vez mais significativas com a redução do canal. A literatura tem reportado uma série de trabalhos que descrevem e modelam este fenômeno que é denominado como efeito de canal curto reverso (RSCE) 44,45,46. Um novo modelo para extração da tensão de limiar (V th ) em dispositivos MOSFET convencionais, com a tecnologia de implantação de HALO 47, considera como concentração efetiva, a média das concentrações de dopantes ao longo do canal, com um perfil triangular da concentração na região de HALO, como está representado na Figura 2-8. A B Figura 2-8 Perfil da concentração de dopantes ao longo do canal de um dispositivo MOSFET convencional com Halo: (A) Corte transversal e (B) Perfil bidimensional 47.

48 41 A média das concentrações de dopantes ao longo do canal que considera um perfil triangular da concentração, para L ch L P, é dada pela equação (18): N subeff ( L L ) N ch P subc P subp = (18) L ch + L N Onde o potencial de superfície pode ser aproximado, com um erro máximo de 10%, conforme a equação (19). kt N subeff φ = s ln (19) q ni De posse do potencial de superfície, a tensão de limiar nos dispositivos MOSFETs convencionais, com a presença da região de implantação de HALO, pode ser calculada através da equação (20). V th ( 2φ V ) 2qN subeff ε si s BS = 2 φs + VFB + (20) C ox Transcondutância A capacidade de fornecer corrente de um SOI MOSFET depende basicamente de três fatores: da corrente de saturação, da transcondutância e da mobilidade dos portadores no canal invertido. Considerando os mesmos parâmetros de processo, a corrente de saturação (I Dsat ) é maior em um dispositivo SOI MOSFET totalmente depletado, com a segunda interface depletada, do que em um dispositivo MOSFET convencional. Mas I Dsat é menor em um dispositivo SOI MOSFET totalmente depletado, com a segunda interface acumulada, do que em um dispositivo MOS convencional 29. A transcondutância de um MOSFET, gm, é uma medida da eficácia do controle da corrente de dreno pela tensão aplicada na porta e é definida por: di dv DS gm = (21) GF

49 42 Em transistores nmosfet convencionais, em saturação, gm é dado por 48 : com C D ε si = x dmáx 48. W gm = μ ncox ( VGF Vth ) (22) L Por outro lado, a corrente de saturação pode ser escrita como indicado na equação (23): I Dsat Wμ nc 2L Em dispositivos MOS tem-se que: α = x oxf V V ( ) ( GF th 1+ α )2 ε Si d max No SOI MOSFET, totalmente depletado, a transcondutância é dada por: di gm = dv Dsat GF Wμ C = L C ox n oxf ( ) ( V ) GF Vth 1 1+ α (23) (24), para V DS > V Dsat (25) Nos dispositivos totalmente depletados, com a 2 a interface acumulada 49. si Si α (26) = ε t C si oxf C = C Nos dispositivos totalmente depletados, com a 2 a interface depletada. Sendo assim, = C oxf C C oxf Si oxb α (27) ( C + C ) Si oxb α SOI totalmente depletado < α convencional <α SOI 2ª interface acumulada Quando comparamos dispositivos com os mesmos parâmetros de processo, pode-se concluir que a transcondutância em um SOI MOSFET totalmente depletado, com a segunda interface depletada, é maior do que em um MOS convencional. Mas gm é menor em um SOI MOSFET totalmente depletado, com a segunda interface acumulada, do que em um dispositivo MOS convencional.

50 43 Com o escalamento da tecnologia CMOS para dimensões nanométricas, fez-se necessário o uso de óxidos de porta extremamente finos para suprir o nível de corrente desejável com a redução das tensões de alimentação dos circuitos. Com o decréscimo da espessura do óxido de porta, a corrente de tunelamento através da porta aumenta exponencialmente. Este aumento tanto é prejudicial do ponto de vista de circuitos integrados CMOS, devido à alta dissipação de potência, como também do ponto de vista dos dispositivos isoladamente, pois o aumento da corrente de porta afeta o desempenho destes dispositivos 50. Com a redução da espessura do óxido de porta nos dispositivos SOI parcialmente depletados, um novo tipo de efeito de corpo flutuante se associa com a corrente de tunelamento direto entre o corpo e a porta destes transistores, quando operando na região linear 51. O fenômeno pode ocorrer devido ao tunelamento de elétrons da banda de valência, quando é aplicada tensão suficientemente grande na porta, de modo que esta corrente de tunelamento supra a quantidade de portadores majoritários necessária para carregar o corpo e polarizar diretamente a junção entre o corpo e a fonte, induzindo a uma anomalia na curva da corrente de dreno em função da tensão aplicada à porta. Este efeito denominado Linear Kink Effect (LKE) gera como conseqüência um segundo pico na curva da transcondutância de dreno Mobilidade A mobilidade dos elétrons (μ n ) dentro da camada de inversão, em um dispositivo MOS, é uma função do campo elétrico vertical abaixo do óxido de porta, podendo ser aproximada pela equação (28) 29, onde os eixos assumidos nesta seção estão representados na Figura 2-9:

51 44 V GF Óxido de porta N + N + x y Óxido enterrado Substrato silício P V DS Figura 2-9 Seção transversal de um transistor SOI nmosfet com as notações usadas nesta seção. E C μ n ( y) = μ máx, para ( y) E ( y) eff C E eff >E C (28) Sendo que μ máx, E C e c são parâmetros que dependem do processo de oxidação da porta e das propriedades do dispositivo. O campo elétrico efetivo (E eff ) é dado por 53,54 : E eff ( y) E ( y) Q ( y) inv1 = SF (29) 2ε si O campo elétrico vertical abaixo do óxido de porta (E SF ) é dado por 53 : E SF ( y) φ = SF ( y) φ ( y) t si SB qn at + 2ε si si (30) Em um dispositivo SOI MOSFET totalmente depletado, operando com baixa tensão de dreno (V DS 0), a expressão do campo elétrico na superfície pode ser simplificada considerando os potenciais de superfície na primeira e segunda interface independentes de y. Se a segunda interface estiver depletada e próxima da inversão (φ SF -φ SB 0), o campo elétrico na primeira interface será: E qn t a si SF = (31) 2ε si Neste caso, o campo elétrico é menor do que em um dispositivo MOSFET convencional (desde que t si < x dmáx ) dado por:

52 45 E qn x a dmáx SF = (32) ε si Se o filme está totalmente depletado, mas ainda não está próximo da inversão, o campo elétrico na superfície é ainda menor do que no dispositivo MOSFET convencional, já que x 1 < t si < x dmáx, e é aproximado pela equação (33): E qn x a 1 SF (33) ε si Onde x 1 é o ponto de mínimo potencial no filme de silício (x=0 na primeira interface). O campo elétrico na primeira interface (E SF ) é menor em um dispositivo SOI do que em um dispositivo MOS convencional. Mas, é importante notar que se a segunda interface do dispositivo SOI totalmente depletado estiver acumulada (φ SF -φ SB =2φ F ), o campo elétrico na superfície será maior do que no dispositivo MOS convencional 29. Através da equação (29), pode-se notar que a mobilidade máxima é obtida quando a tensão aplicada na porta (V GF ) está logo acima da tensão de limiar (Vth F ). Com o aumento de V GF, a mobilidade decresce rapidamente devido ao aumento das cargas de inversão (Q inv ) Inclinação de Sublimiar (Slope) Quando o valor da tensão aplicada à porta está abaixo da tensão de limiar e a primeira interface do transistor está em inversão fraca, a corrente de dreno é chamada de corrente de sublimiar. O inverso da inclinação de sublimiar, ou simplesmente inclinação de sublimiar (slope ou fator S), é definido como o inverso da inclinação da curva I DS x V GF em regime de sublimiar, com a corrente de dreno em escala logarítmica, sendo descrita na equação (34) e expressa em milivolts por década. A inclinação de sublimiar é particularmente importante nas aplicações digitais, porque quanto menor este valor, maior será a velocidade de chaveamento dos dispositivos.

53 46 S dv ln( 10) ( I )) GF = = (34) d( log I DS ) d DS A corrente de sublimiar em um transistor MOS consiste em uma corrente predominantemente de difusão de portadores minoritários, sendo dada por 55 : I DS = qad n dn dy qad dv n n GF ( 0) n( L) Onde A é área da seção transversal por onde flui a corrente, D n é o coeficiente de difusão dos elétrons, n(0) e n(l) são as densidades de elétrons do lado da fonte e do dreno, respectivamente. Estas densidades de elétrons são dadas por: qφ s kt ( ) n e p0 L (35) n 0 = (36) n q( φ V s kt ( L) = n e p0 DS ) (37) Considerando que a fonte aterrada e 2 ni n p0 =. N Baseado no modelo clássico, é conhecido que a concentração de elétrons varia exp q φ x / kt na profundidade de canal. Com o objetivo de simplificar os cálculos com ( ( ) ) é feita uma aproximação do perfil exponencial de elétrons por uma densidade de elétrons constante, estendendo para uma profundidade d abaixo da superfície. A profundidade d pode ser definida como a profundidade em que o potencial diminui de kt/q abaixo do valor do potencial de superfície 29. De posse da relação de Einstein kt Dn = μ n é possível obter a equação da corrente de dreno, a partir da equação (35), q na região de sublimiar. Como segue: I DS = μ n W L 2 kt q q ni N 2 a [ 1 exp( qv / kt )] a DS ( qφ / kt ) exp s dφs dx Usando a relação entre a tensão na porta (V GF ) e as cargas no silício e nas (38) interfaces QD Qox + C VGF = φ MS + φs + Cox φs, é possível obter a variação do potencial it

54 47 de superfície em função da variação do potencial na porta dφs dv Desta forma, combinando-se as equações (34) e (38) e desprezando-se a capacitância associada às armadilhas de interface, obtém-se de uma forma geral a equação: kt S = ln( 10)( 1+α ) (39) q onde, α representa a mesma relação de capacitâncias citadas anteriormente na análise de transcondutância, sabendo que: α SOI totalmente depletado < α convencional <α SOI 2ª interface acumulada GF = C ox C + C ox D + C it. Conclui-se assim que o fator S é menor no SOI totalmente depletado, maior no MOS convencional e ainda maior no SOI com a segunda interface acumulada. A inclinação de sublimiar dá uma indicação da condição de operação do transistor SOI MOSFET. Para valores entre 60 e 70mV/dec corresponde à situação em que o dispositivo de camada fina está totalmente depletado 29. Comparando-se os valores da inclinação de sublimiar entre o SOI e os dispositivos MOS convencionais, percebe-se que estes valores são menores para os dispositivos SOI totalmente depletados, o que habilita sua utilização com tensões de limiar menores, sem o aumento da corrente de fuga. Como conseqüência, pode-se obter melhor desempenho em alta velocidade, principalmente em baixas tensões de alimentação. Da mesma maneira que nos dispositivos MOS convencionais, um aumento da inclinação de sublimiar é observado em dispositivos de canal curto 56. Conforme elucidado anteriormente, na seção 2.2.3, com o escalamento das dimensões tornou-se cada vez mais freqüente o uso das regiões de implantação de HALO, junto a fonte e o dreno dos dispositivos. A presença destas regiões de HALO ocasiona o fenômeno denominado como efeito de canal curto reverso (RSCE) 44,45,46, que é observado no aumento da tensão de limiar quando o comprimento de canal é reduzido. Este aumento na tensão de limiar é explicado pelo aumento da concentração efetiva de dopantes na região de canal, devido a maior concentração nas regiões de HALO.

55 48 As características da região de sublimiar também apresentam uma anomalia devido à maior concentração de dopantes junto às regiões de fonte e dreno. Ao contrário do esperado, nestes dispositivos as características de sublimiar são praticamente independentes do comprimento de canal 57. Nestes casos, as características de sublimiar são dominadas pelas regiões de maior concentração, porque o potencial de superfície destas regiões é menor do que o da região do canal com menor concentração de dopante. O baixo potencial de superfície nestas regiões de maior concentração de dopantes limita a corrente dos dispositivos MOSFET na região de sublimiar, como conseqüência a razão a corrente de ligamento e a corrente de desligamento (I on /I off ) aumenta com o decréscimo do comprimento de canal EFEITOS DA TEMPERATURA Uma das principais vantagens da tecnologia SOI MOSFET em relação à tecnologia MOS convencional é ter se demonstrado como uma melhor alternativa para aplicações em altas temperaturas, devido à baixa variação da tensão de limiar, ao menor aumento da corrente de fuga, à ausência do efeito tiristor parasitário e à condutância de saída que permanece constante 58,59. No setor automotivo, por exemplo: a monitoração do motor que exige uma grande tolerância ao nível de temperatura (acima de 600 o C), pois os sensores usados na monitoração do sistema de injeção de combustível estão posicionados bem próximos ou até mesmo dentro do bloco do motor. O monitoramento do sistema de freios ABS (acima de 300 o C), onde os sensores estão instalados próximos ao sistema, onde há uma grande dissipação de energia térmica quando os freios são acionados. A eletrônica de bordo que deve ser capaz de suportar temperaturas até de 200 o C 60. O setor aeroespacial também possui uma grande demanda para os dispositivos SOI MOSFETs operando em altas temperaturas: a eletrônica de bordo ( o C) e a monitoração dos motores ( o C) do avião. Como também na área espacial, circuitos utilizados nos satélites ( o C).

56 49 Um outro campo importante de aplicação é na área de energia nuclear ( o C), onde há a necessidade não só de circuitos que operem em altas temperaturas, mas que também possam ser submetidos à radiação 60,61, Corrente de Fuga através das Junções Uma das principais limitações dos circuitos MOS, operando em altas temperaturas, é o aumento da corrente de fuga através das junções. Esta corrente é proporcional à área da junção, com a redução significativa destas áreas, tratando-se dos dispositivos SOI, esta corrente também é diminuída habilitando estes dispositivos a operar em temperaturas maiores que 150 o C. A corrente de fuga (I leak ) através de uma junção PN reversamente polarizada pode ser expressa por 55 : I leak Dn = qa τ n 1 2 n N 2 i a niw + qa τ onde q é a carga do elétron, A é a área da junção, D n é o coeficiente de difusão de elétrons, τ n é o tempo de vida de elétrons em um região quase neutra de silício tipo p, n i é concentração intrínseca de portadores, N a é a concentração de dopantes da região do corpo, W é a largura de depleção e τ e = (τ n + τ p )/2 é o tempo de vida efetivo relacionado com o processo de geração térmica dentro da região de depleção. A concentração intrínseca de portadores no silício depende da temperatura e é dada por 34 : e (40) kt n = 39x T e (41) i 3 Eg Conforme pode ser observado na equação (40), o primeiro termo referente a componente de difusão é proporcional à n 2 i e o segundo termo referente a componente de geração é proporcional à n i. A literatura reporta a observação experimental 61 que a corrente de fuga em transistores SOI, assim como em diodos polarizados reversamente, varia proporcionalmente com n i em temperaturas abaixo de 150 o C e com n 2 i em temperaturas superiores a esta. Sabe-se que a área das junções é menor em

57 50 transistores SOI quando comparados com MOS convencionais e, conseqüentemente, o volume da região de carga espacial associada às mesmas é menor, fato este que ocasiona a redução significativa da corrente de fuga nestes dispositivos Tensão de Limiar A tensão de limiar de um transistor MOSFET canal-n é dada por: V th Q Q ox depl φms + 2 F (42) Cox Cox = φ Onde φ MS é a diferença de função trabalho entre metal e semicondutor, φ F é o potencial de Fermi, C ox é a capacitância do óxido de porta, e Q ox e Q depl são as cargas no óxido e as cargas de depleção controladas pela porta, respectivamente. Tanto nos dispositivos MOS convencionais como nos SOI parcialmente depletados Q = qn x, onde x dmáx é a largura de depleção máxima correspondente depl a dmáx a concentração de dopantes na região do canal. Sendo, x dmáx 4ε si F =. qn φ a A variação da concentração intrínseca de portadores no silício com a temperatura é dada pela equação (41). Pode-se assumir que Q ox e Eg não dependem da temperatura, gerando assim um erro menor que 0,3% para o intervalo de temperatura de 20 o C à 250 o C 29. Quando há um aumento na temperatura a concentração de portadores intrínseca (n i ) também aumenta, enquanto o potencial de Fermi (φ F ) diminui. Diminuindo o potencial de Fermi, segundo a equação (42), a tensão de limiar também decresce. Os potenciais aplicados na primeira e na segunda porta, em um dispositivo SOI MOSFET totalmente depletado, são dados pelas equações (4) e (5), respectivamente, onde os termos dependentes da temperatura são φ MS1, φ MS2, φ SF e φ SB. Desde que a porta seja de silício policristalino N +, tem-se 29 : Eg Eg kt N a φ = = MS1 φff ln (43) 2q 2q q ni

58 51 kt N ab φ = MS 2 ln (44) q N a Com φ Ff, k, q, Eg, T, N a, N ab e n i sendo o potencial de Fermi do filme de silício, a constante de Boltzmann, a carga do elétron, a largura da faixa de energia proibida do silício, a temperatura, a concentração de dopantes da região de corpo, do substrato e a concentração intrínseca de portadores no silício, respectivamente. Da mesma forma que no caso anterior, com o aumento da temperatura, em um dispositivo SOI MOSFET totalmente depletado, ocorre a diminuição do potencial de Fermi (φ Ff ) e conseqüentemente da tensão de limiar. Este decréscimo do potencial de Fermi também ocasiona um estreitamento nas regiões de máxima depleção provenientes da primeira e segunda interface. Nos dispositivos SOI MOSFETs totalmente depletado existe uma determinada temperatura, chamada de temperatura crítica (T K ), em que a soma das regiões de depleção da primeira e segunda interface é igual à espessura do filme de silício. A partir da temperatura crítica ocorre o desacoplamento das regiões de depleção, fazendo com que o transistor opere parcialmente depletado a partir deste ponto. Na figura 2.9, tem-se uma comparação do comportamento da tensão de limiar em função da temperatura entre um dispositivo SOI MOSFET totalmente depletado e um MOSFET convencional. Pode-se observar que, a partir da temperatura crítica (Tk), ambas as curvas possuem a mesma inclinação 29.

59 52 Tensão de Limiar (V) 1,6 1,4 1,2 1,0 0,8 0,6 SOI Totalmente MOS Temperatura ( o C) Figura Variação da tensão de limiar, do MOS convencional e do SOI totalmente depletado, com a temperatura Inclinação de Sublimiar A equação (39), apresentada na seção (2.2.6), é a expressão clássica usada para o cálculo da inclinação de sublimiar, que prevê como valor ideal 60mV/dec na temperatura de 300k. Onde α representa a relação entre as capacitâncias efetivas do corpo e capacitância do óxido de porta. De acordo com a análise prévia (seção 2.2.4), assume-se que α é independente da temperatura nos dispositivos totalmente depletados e no caso dos parcialmente depletados esta dependência se deve ao decréscimo da profundidade máxima de depleção com o aumento da temperatura. Quando analisa-se a expressão para o cálculo da inclinação de sublimiar (S), em dispositivos SOI MOSFETs totalmente depletados, é verificada uma dependência linear com a temperatura. Contudo, experimentalmente esta variação da inclinação de sublimiar com a temperatura nestes dispositivos não é linear 59, conforme mostra a Figura 2-11.

60 53 Inclinação de Sublimiar (mv/dec) Experimental, N a = cm -3 Experimental, N a = cm -3 Simulação, N a = cm -3 Simulação, N a = cm -3 Modelo Clássico Temperatura ( o C) Figura 2-11 Curvas experimentais, simuladas e calculada através do modelo clássico de um dispositivo SOI MOSFET com L = 20μm e W = 20μm 59. Este fenômeno ocorre devido ao aumento da capacitância efetiva do corpo causado pelo aumento da densidade de carga de portadores livres e pela diminuição do campo elétrico na superfície, que ocorre com o aumento da temperatura, quando o dispositivo se encontra na região de inversão fraca. O modelo da inclinação de sublimiar que considera tanto a diminuição do campo elétrico superficial, no regime de inversão fraca (onde φ F φ Ff 2φ F ), quanto a contribuição do aumento da densidade dos portadores livres com o aumento da temperatura é dado pela equação (45) 59. sendo C Dtot dq s ηkt C S ln q Dtot ( ) C = ox (45) tot = a capacitância total do corpo considerando os portadores dφ livres e η o fator de correção dado pela expressão: 1 kt d lnq inv η = (46) q dφs

61 Mobilidade O modelo clássico simplificado da mobilidade, que inclui o efeito das resistências de fonte e dreno juntamente com o efeito da temperatura segue abaixo 62 : 1 μ = μ 0 (47) 1+ ( θ + α )( V Vth ) onde, μ 0 é a mobilidade para baixo campo elétrico e θ é o fator de atenuação da mobilidade. α R e μ 0 podem ser calculados segundo as equações abaixo: 2μ CoxRSDW α 0 R = (48) L R GS F m T μ 0 = μ 273 K, com m = 1,9 (49) 273 A Figura 2-12 apresenta a variação da mobilidade com baixo campo elétrico, para os elétrons (dispositivo canal-n) e para as lacunas (dispositivo canal-p) em função da temperatura.

62 55 Temperatura ( o C) Figura 2-12 Variação de μ 0 em função da temperatura, em um SOI MOSFET canal-n ( ) e em um SOI MOSFET canal-p (ο) 62. Com o aumento da temperatura há um decréscimo na mobilidade para baixo campo elétrico (μ 0 ) e um aumento da resistência série de fonte e dreno. Embora a resistência série aumente, o decréscimo de μ 0 é predominante, ocasionando assim uma leve diminuição do coeficiente α R 62, conforme pode ser observado na Figura Pode-se também observar na Figura 2-13 que o fator de atenuação da mobilidade (θ) decresce com o aumento da temperatura. Sendo assim, o termo (θ + α R ) diminui com o aumento da temperatura, atenuando a diminuição da mobilidade efetiva (μ) 62.

63 56 0,05 0,04 0,03 0,02 0,01 0,00 0,05 0,04 0,03 0,02 0,01 0,00 Temperatura ( o C) Figura 2-13 Extração do θ (contínuo) e α R (tracejado) em função da temperatura, para dispositivos SOI MOSFET canal-n com L = 20μm ( ), 10μm ( ), 5μm ( ), 3μm ( ) e 2μm ( ) SIMULADOR MEDICI O MEDICI 63 é um programa de simulação numérica usado para simular o comportamento de transistores MOS, bipolares, e outros dispositivos semicondutores. Este programa possui modelos bidimensionais para distribuição do potencial e concentração de portadores, podendo ser usado para prever o comportamento elétrico de um dispositivo para condições arbitrárias de polarização. O programa MEDICI, entre outras, resolve as equações de Poisson e as equações de continuidade de corrente, tanto para elétrons como para lacunas, para analisar o comportamento dos dispositivos. A simulação obedece uma grade triangular não uniforme que permite modelar arbitrariamente a geometria dos dispositivos para uma superfície topográfica planar ou não planar. Esta grade de simulação pode ser refinada automaticamente durante o processo de solução. Nós adicionais e parâmetros como potencial ou concentração de impurezas podem ser inseridos ou variados conforme a especificação do usuário. Esta flexibilidade possibilita a modelagem de estruturas e dispositivos bastante complexos.

64 57 Este simulador incorpora uma série de modelos físicos, incluindo modelos para recombinação, foto-geração, ionização por impacto, estreitamento das bandas de energia, tunelamento, mobilidade e tempo de vida dos portadores. Além de incorporar as estatísticas de Boltzmann e Fermi-Dirac, incluindo a ionização incompleta de impurezas com o objetivo de tornar os resultados mais precisos Modelos utilizados Abaixo segue uma breve descrição dos modelos usados no presente trabalho: ANALYTIC Este modelo especifica a mobilidade de elétrons e lacunas para baixo campo elétrico dependendo da concentração e da temperatura, segundo as equações abaixo: T MUN. MAX MUN. MIN n MUN MIN 300 μ 0 =. + (50) XIN T N ( ) ALPHAN total x, y NREFN NUN NUP T MUP. MAX MUP. MIN p MUP MIN 300 μ 0 =. + (51) XIP T N ( ) ALPHAP total x, y NREFP Onde N total (x,y) é a concentração total de impurezas e T a temperatura. Os valores dos parâmetros usados nas equações (50) e (51), pré-definidos pelo simulador para o silício 64,65, são mostrados na Tabela 1.

65 58 Tabela 1 Valores pré-definidos pelo simulador para o modelo ANALYTIC. Parâmetro Silício Unidade Parâmetro Silício Unidade MUN.MIN 55,24 cm 2 /V.s MUP.MIN 49,70 cm 2 /V.s MUN.MAX 1429,23 cm 2 /V.s MUP.MAX 479,37 cm 2 /V.s NREFN 1, cm -3 NREFP 1, cm -3 NUN -2,3 -- NUP -2,2 -- XIN -3,8 -- XIP -3,7 -- ALPHAN 0,73 -- ALPHAP 0,70 -- FLDMOB Quando é especificado FLDMOB=1, o simulador usa a expressão de Caughey-Thomas 64, tanto para elétrons como para lacunas. Sendo esta expressão dependente da componente paralela do campo elétrico, conforme descrita abaixo. μ S, n μ n = (52) BETAN 1/ BETAN μ S, ne ΙΙ, n 1 + sat v n μ S, p μ p = (53) BETAP 1/ BETAP μ S, p E ΙΙ, p 1 + sat v p Onde μ S,n e μ S,p são as mobilidades para baixo campo elétrico incluindo o sat sat mecanismo de espalhamento, e v n e v p são as velocidades de saturação para elétrons e lacunas, respectivamente. Sendo que BETAN=2,0 e BETAP=1,0. PRPMOB Este modelo inclui a degradação da mobilidade com o campo elétrico transversal. O modelo é aplicado em todas as posições do dispositivo e não somente nas interfaces ou na camada de inversão 66,67. As mobilidades de elétrons e lacunas para baixo campo elétrico, na presença deste modelo, serão modificadas segundo as equações:

66 59 μ0n μ S, n = GSURFN (54) E, n 1+ ECN. MU μ0 p μ S, p = GSURFP (55) E, p 1+ ECP. MU Onde E, n e E, p são as componentes do campo elétrico que são perpendiculares a direção da corrente. Os valores das constantes assumidos pelo simulador para o silício estão relacionados na Tabela 2. Tabela 2 - Valores pré-definidos pelo simulador para o silício no modelo PRPMOB. Parâmetros Silício Unidade GSURFN 1,0 -- GSURFP 1,0 -- ECN.MU 6, V/cm ECP.MU 1, V/cm AUGER Especifica a recombinação Auger, devendo ser habilitado na presença de regiões com alta concentração de dopantes. BGN Especifica o estreitamento da banda de energia devido à alta concentração de dopantes, incluindo a variação espacial na concentração intrínseca de portadores 68 e na mudança das margens das bandas. 2 V 0. BGNq N ( ) ( ) total x, y N total x, y ΔE = + + CON BGN g ln ln. 2kT N0. BGN N0. BGN (56) n ie ( x y) n exp( ΔE ), i g = (57)

67 60 Os valores dos parâmetros usados na equação (56), pré-definidos pelo simulador para o silício, são mostrados na Tabela 3. Tabela 3 - Valores pré-definidos pelo simulador para o modelo BGN. Parâmetro Silício Unidade V0.BGN V N0.BGN cm- 3 CON.BGN 0.5 ev CONSRH Especifica o modelo de recombinação de Shockley-Read-Hall com tempo de vida dos portadores dependentes da concentração. TAUN0 = τ n ( x, y) N total ( x, y) N total ( x, y) AN + BN + CN NSRHN NSRHN EN (58) TAUP0 = τ p ( x, y) N total ( x, y) N total ( x, y) AP + BP + CP NSRHP NSRHP EP (59) Os valores dos parâmetros usados nas equações (58) e (59), pré-definidos pelo simulador para o silício, são mostrados a seguir na Tabela 4. Tabela 4 - Valores pré-definidos pelo simulador para o modelo CONSRH. Parâmetro Silício Unidade NSRHN cm -3 NSRHP cm -3 TAUN s TAUP s AN 1 -- AP 1 -- BN 1 -- BP 1 -- CN 0 -- CP 0 -- EN 2 -- EP 2 --

68 61 Usando os parâmetros pré-definidos pelo simulador, as equações (58) e (59) podem ser simplificadas, resultando nas equações abaixo: TAUN0 τ n ( x, y) = (60) N total ( x, y) 1+ NSRHN TAUP0 τ p ( x, y) = (61) N total ( x, y) 1+ NSRHP Desta forma o modelo calcula a taxa de recombinação de Shockley-Read-Hall, usando a equação (62), mostrada a seguir, considerando ETRAP=0. U SRH = τ p n + n ie pn n 2 ie ETRAP exp + τ n p + n kt ie ETRAP exp kt (62) PRINT Especifica que a situação atual de todos os modelos, algumas constantes, e alguns parâmetros dependentes da temperatura serão reportados no arquivo de saída. TEMPERAT Define a temperatura da rede na estrutura especificada. DT.CUR Quando este modelo é especificado, o simulador habilita a análise da corrente de tunelamento direto em todas as interfaces semicondutor/eletrodo separadas por um isolante. DT.VBHT Especifica que o tunelamento de lacunas da banda de valência será incluído na simulação. FERMIDIR Especifica que a estatística de Fermi-Dirac será usada.

69 62 3 TEMPO DE VIDA DE PORTADORES O conhecimento das propriedades de geração-recombinação dos portadores (tempo de vida, velocidade de recombinação/geração superficial) é fundamental para analisar o desempenho de alguns dispositivos SOI MOSFETs, pois parâmetros como correntes de fuga em junções pn, tempo de refresh de memórias dinâmicas (DRAMs), efeitos de corpo flutuante e o ganho dos transistores bipolares parasitários são dependentes destas propriedades 69. O tempo de vida dos portadores é definido como o tempo médio que se passa antes que os portadores minoritários, em excesso ou escassez, restabeleçam a concentração térmica de equilíbrio. Este parâmetro depende tanto dos defeitos cristalinos da lâmina como dos defeitos introduzidos pela fabricação dos circuitos integrados. Portanto, caso sejam utilizadas lâminas diferentes, sendo mantido o mesmo processo de fabricação dos dispositivos, será avaliada principalmente a qualidade inicial da lâmina (que no caso das lâminas SOI, pode ser obtida de diferentes técnicas tais como: SIMOX 70, UNIBOND 71, BESOI 72, etc). No entanto, o uso do mesmo tipo de lâminas utilizadas em processos diferentes de fabricação pode permitir a avaliação do impacto de determinadas etapas de processo de fabricação nas características elétricas dos dispositivos. Segundo reporta a literatura, as lâminas obtidas pela técnica UNIBOND apresentam um tempo de vida de portadores dez vezes maior quando comparadas com lâminas SIMOX de mesma concentração de dopantes (30-100μs comparado com 2-10μs, respectivamente) 73. A comparação entre dispositivos fabricados sobre o mesmo tipo de lâmina SOI (BESOI ou SIMOX), que passaram por diferentes etapas de processo para a implantação de ajuste da tensão de limiar (com e sem óxido sacrificial), mostrou que os dispositivos em que a implantação foi realizada através do óxido sacrificial apresentaram um tempo de vida por volta de 60% maior que os dispositivos onde a implantação foi realizada através da porta finalizada. No caso dos dispositivos fabricados sobre as lâminas BESOI este tempo variou de 0,6 à 0,9μs e nos dispositivos fabricados em lâminas SIMOX esta variação foi de 0,13 à 0,2μs 77.

70 63 O conceito de tempo de vida se divide em duas categorias: tempo de vida de recombinação e tempo de vida de geração. O tempo de vida de recombinação é esperado quando há um excesso de portadores (elétrons ou lacunas) no semicondutor, que pode ser obtido através da incidência de luz na amostra ou pela polarização direta de uma junção pn, sendo que a diminuição deste excesso de portadores com passar do tempo é decorrente do fenômeno de recombinação. O tempo de vida de geração aplicase em regiões em que há escassez de portadores e o material tenta alcançar o equilíbrio, como por exemplo, na região de depleção de um diodo reversamente polarizado. Quando esses eventos de geração e recombinação ocorrem na superfície são caracterizados como velocidade de geração/recombinação superficial TEMPO DE VIDA DE RECOMBINAÇÃO Basicamente o evento de recombinação está associado com três mecanismos físicos distintos. A recombinação Shockley-Read-Hall (SRH) ou por multifonon, a recombinação radiativa e a recombinação Auger Recombinação Shockley-Read-Hall A recombinação Shockley-Read-Hall (SRH) ou por multifonon, onde os pares elétron-lacuna se recombinam em um nível energético intermediário de armadilhas, introduzido pela presença de impurezas, defeitos ou contaminações, localizado entre o nível superior de valência e o inferior de condução, e a energia liberada durante o evento de recombinação é dissipada através de vibrações na rede cristalina 74, conforme mostra a Figura 3-1.

71 64 Elétrons E Phonons fonons E C T Lacunas Figura 3-1 Recombinação Shockley-Read-Hall (SRH) ou por multifonon 74. E V O tempo de vida SRH (τ SRH ) é dado por 74 : τ SHR ( n + n + Δ ) + τ ( p + p + Δ ) τ p 0 1 n n 0 1 n = (63) p + n + Δ 0 0 n Com n 1, p 1, τ n e τ p definidos por: ET Ei n1 = ni exp kt (64) ET Ei p1 = ni exp kt (65) τ = 1 n σ υ N (66) n p th th T τ = 1 p σ υ N (67) Onde N T é a concentração de impurezas, E T o nível de energia das armadilhas, σ n e σ p as secções transversais de captura de elétrons e lacunas, respectivamente. A taxa de recombinação SRH (U) que ocorre no substrato é dada por 74 : T U = σ σ σ υ N n n p th 2 ( pn n ) ( n + n ) + σ ( p + p ) τ ( n + n ) + τ ( p + p ) 1 T p i 1 = p pn n 1 2 i n 1 (68) Adicionalmente à taxa de recombinação SRH do substrato, há também a taxa de recombinação SRH superficial, que é dada pela equação 74 (69):

72 65 U s = σ σ ns ns σ 2 ( p n n ) ( n + n ) + σ ( p + p ) s ps υ N th 1s it s ps s s i 1s = S n 2 ( p n n ) ( n + n ) + S ( p + p ) s S n S p 1s s s p i s 1s (69) Onde, S n = σ υ = σ nsυth N it, S p ps th N it O índice s se refere à parcela superficial, p s e n s são as concentrações de elétron e lacunas por cm 3 na superfície e N it é a densidade de armadilhas de interface, sendo nesse caso considerada constante. A velocidade de recombinação na superfície é definida como resultando na equação 74 (70): S U s r =, Δns S r n ( p + n + Δn ) S ns p s0 s0 s = (70) S ( n + n + Δn ) + S ( p + p + Δp ) s0 1s s p s0 1s s Caso os eventos de geração e recombinação ocorram tanto no corpo como na superfície do dispositivo simultaneamente, a separação desses eventos não é simples. Sendo que alguns métodos não chegam a prever esta separação. O mecanismo de recombinação SRH aplica-se sempre que há impurezas ou defeitos na rede cristalina do semicondutor. Este mecanismo é particularmente importante em semicondutores com gap ou faixa proibida indireta como Si, Ge e GaP. O tempo de vida SRH é inversamente proporcional à concentração de centros de recombinação e a secção transversal de captura, mas não depende diretamente do nível de energia das impurezas. Isso ocorre porque a secção transversal de captura tende a ser maior para impurezas com nível de energia próximo ao meio da banda proibida e menor para níveis de energia que se aproximem das bandas de valência ou de condução 74.

73 Recombinação Radiativa O segundo mecanismo físico é chamado de recombinação radiativa 74, onde os pares elétron-lacuna se recombinam do nível de condução para o de valência e a energia resultante é dissipada através de fótons, como pode ser visto na Figura 3-2. Figura Recombinação radiativa 74. O tempo de vida radiativo ( τ rad ) é dado por: [ B( p + n + Δ )] 1 τ (71) rad = 0 0 n onde B é o coeficiente de recombinação radiativa. O tempo de vida radiativo é inversamente proporcional à concentração de portadores, devido ao fato de que neste mecanismo físico ambos, elétron e lacunas, devem estar presentes simultaneamente para ocorrer à recombinação. A recombinação radiativa é aplicada em semicondutores com gap ou faixa proibida direta como GaAs e InP, onde o nível inferior de energia da faixa de condução esta alinhado com o nível superior da faixa de valência.

74 Recombinação Auger O terceiro mecanismo é chamado de recombinação Auger 74, da mesma forma que no caso anterior, os pares elétron-lacuna se recombinam do nível energético de condução para o de valência, mas a energia resultante é fornecida a um terceiro portador conforme ilustrado na Figura 3-3. Devido haver três portadores envolvidos no mecanismo de recombinação, o tempo de vida Auger (τ Auger ) é inversamente proporcional ao quadrado da concentração de portadores. Elétrons E C E V Lacunas Portador exitado Figura Recombinação Auger 74. Sendo dado pela equação (72): [ ( ) ( )] 2 C p + 2 p Δn + Δn + C n + n Δn + Δ 1 τ = n (72) Auger p 0 0 n Onde C p e C n são os coeficientes de recombinação Auger. A recombinação Auger é observada em semicondutores com faixa proibida direta ou indireta em que a concentração do excesso de portadores majoritários ou minoritários é muito alta, este mecanismo de recombinação é dominante em semicondutores com pequena largura de faixa proibida. Da mesma forma que o tempo de vida radiativo, o tempo de vida Auger é independente da concentração de impurezas. É aplicado para dispositivos operando em altos níveis de injeção ou com nível de dopagem muito alto 74.

75 68 Em condições de baixo nível (ll) de injeção, quando a concentração do excesso de portadores minoritários é pequena comparada com a concentração de portadores majoritários em equilíbrio (Δ n << p 0 ), ou em condições de alto nível (hl) de injeção (Δ n >> p 0 ), as equações acima podem ser simplificadas resultando nas equações abaixo: τ SHR ( ll) = τ n, τ SHR ( hl) τ n + τ p τ ( ll ) =, ( hl) rad 1 C p 1 Bp τ Auger ( ll ) =, τ ( ) 2 Auger hl p 0 0 S r ( ll) = S n, S ( hl) = (73) 1 τ rad = (74) BΔn r = 1 (75) 2 ( C + C ) Δn n p p n S ns p = (76) S + S 3.2 TEMPO DE GERAÇÃO Em contra partida a cada processo de recombinação, mencionado anteriormente, existe um processo de geração. O processo de geração que acontece através de níveis energéticos intermediários, devido à energia proveniente de vibrações na rede cristalina, é a geração térmica de pares elétron-lacuna ou geração de Shockley-Read- Hall, conforme mostra a Figura 3-4. Elétrons Lacunas E C E T E V Figura 3-4 Geração Shockley-Read-Hall 74 Através da equação (68), que expressa a taxa de recombinação (U)/geração SRH (G), nota-se que para pn >> n i 2 o processo de recombinação é dominante e para

76 69 pn << n 2 i o processo de geração é o que domina. Sabe-se que quanto menor o produto pn maior será a taxa de geração, no limite (pn 0) a taxa de recombinação torna-se negativa e a taxa de geração será dada por: G n τ n + τ p 2 = = i = i (77) U p 1 Onde τ g é o tempo de vida de geração, ET Ei ET Ei τ g = τ p exp + τ n exp (78) kt kt n 1 n τ g O tempo de vida de geração é inversamente proporcional à concentração de impurezas e a secção transversal de captura de elétrons e lacunas 74, da mesma forma que o tempo de vida de recombinação. Contudo, o tempo de vida de geração também depende exponencialmente dos níveis de energia E T e E i, sendo que τ g pode ser bastante maior caso E T não coincida com E i. Normalmente τ g é muito maior do que τ r, no silício τ g (50-100) τ 75 r. A taxa de geração superficial (G s ), quando p s n s << n i 2 é dada pela equação (79), Onde S g é a velocidade de geração superficial S g 2 S ns pni G s = U s = = S g ni (79) S n + S p n 1s p [( E E )/ kt ] + S exp[ ( E E )/ kt ] 1s = S ns p S exp (80) n it i p it i

77 TÉCNICAS PARA EXTRAÇÃO DO TEMPO DE VIDA DE GERAÇÃO- RECOMBINAÇÃO DE PORTADORES. Diversos autores têm reportado inúmeras técnicas para extração do tempo de vida de geração-recombinação de portadores no semicondutor. Algumas dessas técnicas de medidas usam a injeção óptica como um meio para a criação de pares elétrons-lacuna. Outra forma é a injeção elétrica, que é de mais fácil controle, mas necessita de uma junção pn, diretamente polarizada, como fonte de portadores minoritários. A principal diferença entre a injeção óptica e a elétrica é que durante a injeção óptica o excesso de portadores é gerado no volume da amostra, com a profundidade de geração controlada pelo coeficiente de absorção óptico do semicondutor. Enquanto que a injeção elétrica é planar, ou seja, o excesso de portadores existentes além do plano de injeção foi difundido para lá e não gerado lá. Muitas das técnicas de injeção elétrica, usadas para extração do tempo de vida de geração-recombinação de portadores na camada de silício dos transistores SOI, são baseadas nas medidas de capacitâncias em regime transitório, que são muito complexas quando aplicadas em dispositivos SOI MOSFETs totalmente depletados. Essa complexidade se deve à elevada resistência série e pelo fato de que as capacitâncias parasitárias limitam a precisão das medidas de capacitâncias. Essas técnicas de extração trabalham com a variação da profundidade máxima de depleção, contudo em dispositivos SOI MOSFETs totalmente depletados, pela sua própria natureza, esta avaliação é bastante dificultada. Como alternativa para extração do tempo de vida em dispositivos SOI MOSFET totalmente depletados, modo enriquecimento, foi proposto um método que analisa a distribuição temporal dos portadores através da camada de silício 76, porém esta técnica requer uma analise complicada de dados tornando-se muitas vezes inviável.

78 Método Shin Nesse método de extração do tempo de vida de geração dos portadores não se faz necessária o uso de análise numérica 77. O método proposto consiste em aplicar um degrau negativo de tensão na porta de um transistor SOI nmosfet parcialmente depletado, fazendo com que o dispositivo passe da inversão forte (V GF > V th ) para inversão fraca (V GF < V th ). Desta forma, é observada uma corrente de dreno transitória devido à natureza do corpo flutuante nesses dispositivos. Sabe-se que a geração de portadores em um dispositivo SOI MOSFET se dá devido aos quatro mecanismos diferentes, a geração no substrato que ocorre na região de depleção do corpo do dispositivo, a geração junto ao dreno/fonte, a geração superficial na primeira interface e a geração superficial na segunda interface, conforme mostrado na Figura 3-5. Esse método considera que o mecanismo de geração no corpo é dominante para os dispositivos e análises que serão apresentadas a seguir. t=0 t V GF V DS 2 1 N+ Óxido de Porta 3 4 X d X dmax N+ Óxido Enterrado Substrato P Figura 3-5 SOI MOSFET submetido a um degrau na porta, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface. Após a aplicação do degrau negativo de tensão na porta de um transistor SOI parcialmente depletado (da inversão forte para inversão fraca), o potencial na região de corpo destes dispositivos acompanha esta redução no potencial da porta devido a natureza do seu corpo flutuante. Com a redução do potencial no corpo há um aumento

79 72 da tensão de limiar e a corrente I DS é suprimida, como pode ser observado esquematicamente através da Figura 3-6. Então, corrente de dreno gradualmente alcança o estado de equilíbrio, devido à geração de portadores, que retorna o potencial do corpo a zero e a tensão de limiar ao seu valor de equilíbrio. V Ghigh = 0.7 V V Glow = 0.1 V I DS (t<0) t=0 I d (t >> 0) Figura 3-6 Desenho esquematizado do degrau negativo de tensão aplicado na porta do transistor, juntamente com a corrente de dreno após variação de tensão na porta. O tempo transitório (T 0 ) é definido como o tempo necessário para corrente de dreno atingir 90% do seu valor de equilíbrio. Durante o período de transitório os portadores são gerados para preencher a região de carga espacial (região de depleção), localizada entre o estado de equilíbrio (com largura x d ) e região de máxima depleção (com largura x dmax ). A magnitude do transitório diminui com o aumento da temperatura devido à maior quantidade de portadores livres (n i ). No caso de um transistor SOI nmosfet, lacunas precisam ser geradas para preencher a região cuja depleção diminuirá do seu máximo valor (na inversão forte) para o seu valor de equilíbrio (na inversão fraca). A variação da região de depleção (x d ) em função do tempo pode ser descrita através da equação (81). x d (t) ni t = + d Na τg ( x d max xd ) e x (81) Onde τ g é tempo de geração de portadores, n i e N a são a concentração intrínseca e de dopantes da camada de silício, respectivamente.

80 73 O fato de x d, durante algum tempo, ser maior para a condição de V GF = 0,1V, é responsável pelo efeito de corpo, e conseqüentemente pelo efeito transitório em I DS. A corrente I DS pode então ser calculada pela equação (82). I I DS ( t) DS = e ( 2φ 2φ V ( t ) qγ f f BS ) ξkt onde γ é a constante de efeito de corpo, φ f é o potencial de substrato e ξ=1+[c D (t)/c ox ], com C D (t) e C ox sendo a capacitância de depleção do silício e do óxido de porta, respectivamente. O potencial de corpo aumenta devido ao excesso de portadores na região de depleção, sendo esse dado pela equação (83). 2 2 ( x (t)) x ) (82) qn a V BS(t) = d d (83) 2ε Si O tempo de geração de portadores (τ g ) pode ser obtido relacionando-se as equações (81), (82) e (83) e através do tempo de transitório (T 0 ), já definido anteriormente como o tempo necessário para a corrente de dreno atingir 90% do seu valor de equilíbrio. A seguir é dada a equação usada neste método para cálculo de τ g. ni To N a τ g = (84) ln x 2 d 2ε Si + qn a x d max x d ξkt 2φ f γq 2 2φ f x d O método usado acima só pode ser aplicado em dispositivos parcialmente depletados de canal longo e largo, pois não considera a influência das junções e nem a presença das regiões de implantação de HALO no efeito de corpo flutuante.

81 Método Dual Gate Nas estruturas N + P N +, o dreno e a fonte provêm os portadores minoritários para formar quase instantaneamente o canal de inversão. Até então não há nenhuma fonte de portadores minoritários, exceto o processo de geração, o experimento ilustrado pela Figura 3-7 é projetado para induzir um déficit na concentração de lacunas. V GF >V thf Óxido de porta V GB_high =V depl V GB_low =V acc t=0 t Figura Transistor SOI submetido a um degrau no substrato, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface. A porta do transistor é polarizada na inversão forte, considerando que o substrato (back gate) é pulsado da depleção (ou acumulação fraca) para acumulação forte 78. As lacunas requisitadas na camada de acumulação forte são desprendidas da região neutra do filme, uma região de depleção profunda é formada em baixo da porta do transistor e o potencial do filme de silício decai. A conservação de cargas na porta é descrita pela equação (85). Q inv + Q = C (V V φ ) Q (85) it ox Onde Q inv é a carga de inversão, Q it a carga de armadilha de interface, Q depl a carga de depleção e φ S1 é o potencial na primeira interface. GF FB1 S1 depl