UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ CURSOS DE ENGENHARIA E TECNOLOGIA DAELT

Transcrição

1 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ CURSOS DE ENGENHARIA E TECNOLOGIA DAELT Criação de um grupo de pesquisa, ensino e extensão de robótica educacional aplicada aos cursos de graduação do Departamento Acadêmico de Eletrotécnica DAELT Prof. Dr. Amauri Assef amauriassef@utfpr.edu.br paginapessoal.utfpr.edu.br/amauriassef 1

2 Integrantes Coordenadores Dr. Amauri Amorin Assef Dr. Glauber Gomes de Oliveira Brante MSc. Guilherme Luiz Moritz Jaqueline Almeida Josué Ávila Henrique Dzioba Ana Carolina dos Santos Lucas Eduardo Ribeiro Daniel Crestani 2

3 The Freescale Cup Brazil ( Data: 8 de outubro de 2014 Local: São Paulo Equipes DAELT/UTFPR Eletrobots Led Heroes Coordenador 1 Amauri Amorin Assef Glauber G. de O. Brante Coordenador 2 Guilherme Luiz Moritz Amauri Amorin Assef Alunos Gustavo Felipe de Oliveira João Leonardo Berdú Cintra Renan Nadalini Guerche Weslley Da Motta Eduardo Terzian Kaique Pinto 3

4 Placa TWR-K60D100M (Kinetis K60) 4

5 Módulo Gerador de Relógio Multiuso (MCG Multipurpose Clock Generator) Responsável por gerar os relógios (clocks) para os diversos módulos do microcontrolador K60 Core / System clocks São utilizados para o relógio do Cortex-M Frequência máxima de 100 MHz no K60N512VMD100 Bus clock Usado como relógio para os periféricos do K60 bem como para qualquer uma das interfaces de comunicação e temporizadores Frequência máxima de 50 MHz no K60N512VMD100 5

6 Módulo MCG Multipurpose Clock Generator O relógio do MCG é gerado a partir de: a) fontes de clock de referência internos b) externos através de pinos do MCU Blocos do MCG que podem ser usados para geração de relógio: a) Frequency-locked loop (FLL) sincronismo interno/externo b) Phase-locked loop (PLL) sincronismo externo Na placa TWR-K60N512, o relógio (clock) externo é um cristal oscilador: 50MHz K60N512 6

7 Modos do MCG (9 modos) FEI (FLL Engaged Internal): 20,97 MHz ou 25 MHz BPLE ( Bypassed Low Power External): 50 MHz Protótipos da função em C : MCG_FEI_BLPE(); // muda para BPLE MCG_BLPE_FEI (); // muda para FEI 7

8 Incluir o arquivo com a função do MCG e declarar o protótipo 8

9 Temporizadores Módulos de hardware especializados para controlar o tempo com precisão, possibilitado a execução de outras funções simultaneamente Comprimento de 16 a 32 bits ARM System Tick Timer 24 bits (contador do Core ARM) PDB Programmable Delay Block (sincronismo de sinais analógicos) FTM FlexTimer (captura, comparação e PWM) PIT Periodic Interrupt Timer (temporizador de interrupção periódica) LPTMR Low Power Timer (contador de tempo de dias e impulsos) RTC Real Time Clock (relógio de tempo real) 2 Temporizadores Watchdog (temporizador de vigilância) 9

10 Fluxo da interrupção Programa Salva contexto (registradores) Interrupção... Identifica a origem da interrupção Obtém o endereço da rotina de tratamento Rotina de interrupção Restaura contexto (registradores) 10

11 Temporizador PIT - Periodic Interrupt Timer (PIT0 a PIT3) Habilitação do clock do módulo PIT: SIM_SCGC6 = 1 << 23; ou SIM_SCGC6 = SIM_SCGC6_PIT_MASK; 11

12 Habilitação do módulo PIT: PIT_MCR = 0X00; 12

13 PIT_LDVALn (n=0...3) Registro de carga (load) de 32 bits 4 canais O Timer realizará uma contagem descrescente até chegar a 0. Neste instante será gerada uma interrupção e nova carga do registrador O valor de carga do PIT_LDVALn é dado por PIT _ LDVALn periodo _ contagem periodo _ clock 1 13

14 Exemplo: Gerar uma interrupção do: PIT0 a cada 5,12 ms periodo _ contagem T frequencia _ clock periodo _ clock T PIT _ LDVAL1 clk f clk 5,12m 20n cont 50MHz 1 f clk 5,12ms 1 50M ns Frequência de clock de 50 MHz PIT3 a cada 30 ms periodo _ contagem T PIT _ LDVAL3 30m 20n cont 30ms

15 Nested Vector Interrupt Controller (NVIC) É o controlador de interrupções das séries ARM Cortex-M Responsável por tratar a maior parte das interrupções no MCU O NVIC no Cortex-M4 apresenta: 1) Suporte de até 240 interrupções com 256 níveis de prioridade para cada interrupção 2) A implementação NVIC no K60 suporta 16 níveis de prioridade e utiliza apenas 95 interrupções 15

16 Registradores do controlador NVIC As Interrupções são ativados em dois lugares: O primeiro lugar é no NVIC onde é possivel ativar, desativar, marcar ou desmarcar as interrupções pendentes e alterar as prioridades de interrupção O segundo lugar é no periférico que irá gerar a interrupção O NVIC tem seis conjuntos registros de 32 bits para configuração: Nome Tipo Reset Descrição NVICISER0 NVICISER3 RW 0x Interrupt Set-Enable Register (habilita int.) NVICICER0 NVICICER3 RW 0x Interrupt Clear-Enable Register (desab. Int.) NVICISPR0 NVICISPR3 RW 0x Interrupt Set-Pending Register (gera int. por software) NVICICPR0 NVICICPR3 RW 0x Interrupt Clear-Pending Register (limpa int. pendente) NVICIABR0 NVICIABR3 RW 0x Interrupt Active Bit Register (indica int. ativas) NVICIP0 NVICIP103 RW 0x Interrupt Priority Register (define prioridades) 16

17 17

18 Exemplo 1) Número do vetor de interrupção e vetor de requisição de interrupção (IRQ) dos 4 canais do módulo PIT do K60: PIT0: vetor = 84; IRQ = 68; PIT1: vetor = 85; IRQ = 69; PIT2: vetor = 86; IRQ = 70; PIT3: vetor = 87; IRQ = 71; (IRQ = vetor 16) 2) Nome dos registros e qual é o bit usado para limpar e habilitar a interrupção dis 4 canais do módulo PIT do K60: PIT0: IRQ/32 = 68/32 2; resto da divisão (bit) = 4; NVICICPR2 e NVICISER2 PIT1: IRQ/32 = 69/32 2; resto da divisão (bit) = 5; NVICICPR2 e NVICISER2 PIT2: IRQ/32 = 70/32 2; resto da divisão (bit) = 6; NVICICPR2 e NVICISER2 PIT3: IRQ/32 = 71/32 2; resto da divisão (bit) = 7; NVICICPR2 e NVICISER2 18

19 Registro de habilitação da interrupção no periférico PIT TIE: Timer Interupt Enable 0: Requisição de interrupção de Timer n está desabilitada 1: Interrupção será requisitada quando o bit TIF n for 1 (Timer Flag Register - PIT_TFLGn) TEN: Timer Enable Habilitação do temporizador PIT canal n e interrupção: 0: Timer n desabilitado 1: Timer n habilitado PIT_TCTRLn = PIT_TCTRL_TIE_MASK PIT_TCTRL_TEN_MASK 19

20 Registro de limpar o flag da interrupção do periférico PIT TIF: Flag de interrupção do PIT canal n (n=0...3) 0 Timer não chegou ao valor final 1 Timer chegou ao valor final Instrução para limpar o flag de interrupção do PIT canal n: PIT_TFLGn = 0x01; 20

21 Código final para PIT0 com interpção a cada 5,12 ms e PIT3 a cada 30 ms // Limpa o flag de interrupção pendente do controlador NVIC NVICICPR2 = (1 << 5) (1 <<7); // PIT Channel 1 IRQ 69 > 69/32 = 2, resto = 5 // PIT Channel 3 IRQ 71 > 71/32 = 2, resto = 7 // Habilita a interrupção no controlador NVIC NVICISER2 = (1 << 5) (1 <<7); SIM_SCGC6 = SIM_SCGC6_PIT_MASK; PIT_MCR = 0x00; // Habilita o clock do PIT // Liga o PIT // Timer 1 PIT_LDVAL1 = ; // setup timer 1 for cycles PIT_TCTRL1 = PIT_TCTRL_TIE_MASK PIT_TCTRL_TEN_MASK; // habilita a int do canal 1 e inicia o canal 1 // Timer 3 PIT_LDVAL3 = ; // setup timer 3for cycles PIT_TCTRL3 = PIT_TCTRL_TIE_MASK PIT_TCTRL_TEN_MASK; // habilita a int do canal 3 e inicia o canal 3 21

22 No CodeWarrior v10.x, a tabela de vetor de interrupção pode ser encontrada em kinetis_sysinit.c localizado na pasta Project_Settings > Startup_Code A entrada ISR não atribuído na tabela pode ser substituído com o nome da função de ISR no seu programa. Não se esqueça de criar protótipos de função no arquivo kinetis_sysinit.h No ISR, você deve limpar o flag de interrupção no periférico que o gerou. Deixar de limpar o flag irá resultar na reentrada do ISR assim que tiver terminado Os flags de interrupção são muitas vezes localizados em registrador de status do periférico e na maioria das vezes deve ser escrito 1 para apagá-lo (write 1 to clear - W1C) Exemplo: registro PORTx_ISFR (PORTA_ISFR, PORTB_ISFR, etc.) PIT_TFLGn = 0x01; // limpa o flag de interrupção do PIT canal n 22

23 Arquivo kinetis_sysinit.c Vetor de endereço das interrupções com nome da ISR 23

24 Placa TWR-K60D100M Conector E/S e pinagem 24

25 1º Projeto Criar um projeto e alterar o código do arquivo main.c para executar as seguintes funções: a. Mudar o clock do core para oscilador externo de 50 MHz; b. Habilitar os relógios dos PORTs utilizados; c. Configurar o 4 LEDs (D7, D8, D9 e D11) e as duas chaves (SW1 e SW2) da placa, conforme o esquema apresentado; d. Configurar o canal 0 do PIT para gerar uma interrupção a cada 100 ms; e. A cada interrupção inverter o estado dos 4 LEDs. 25

26 2º Projeto Copiar e alterar projeto anterior para executar as seguintes funções: a. Configurar o canal 0 do PIT para gerar uma interrupção a cada 250 ms; b. Configurar o canal 1 do PIT para gerar uma interrupção a cada 500 ms; c. A cada interrupção do PIT0 inverter o estado dos LEDs laranja e amarelo; d. A cada interrupção do PIT1 inverter o estado dos LEDs verde e azul; 26

27 3º Projeto Copiar e alterar projeto anterior para executar as seguintes funções: a. Configurar o canal 0 do PIT para gerar uma interrupção a cada 250 ms; b. Configurar o canal 1 do PIT para gerar uma interrupção a cada 500 ms; c. Configurar o canal 2 do PIT para gerar uma interrupção a cada 1s; d. A cada interrupção do PIT0 inverter o estado dos LEDs laranja somente se a chave SW1 estiver pressionada; e. A cada interrupção do PIT1 inverter o estado dos LEDs amarelo somente se a chave SW2 estiver pressionada; f. Inverte o estado dos LEDs verde e azul a cada interrupção do PIT2. 27

28 Exemplo de rotina de inicialização do PIT canal 0 28

29 Exemplo de serviço de requisição interrupção (IRS) do PIT canal 0 29

30 Placa TWR-K60D100M Conector E/S e pinagem 30

31 Referências: 1) 2) 3) TWR-K60N512-QSG: Quick Start Guide 4) TWR-K60N512-SCH: Schematics 5) TWR-K60N512-PWA: Design Package 6) TWRPI-SLCD-SCH: Schematics 7) TWRPI-SLCD-PWA: Design Package 8) K60 Family Product Brief 9) K60 Family Reference Manual 10) Kinetis Quick Reference User Guide (QRUG) 11) Tower Configuration Tool Agradecimento: Freescale Semiconductor, Inc Sra. Damaris Ochoa, Coordenadora do Programa Universitário da Freescale na América Latina 31