O Processador: Blocos de Dados e de Controle. Capítulo 5 (Livro Texto P & H) Elementos de Estado. Mais Detalhes de Implementação
|
|
- Cláudio Vilanova Camelo
- 6 Há anos
- Visualizações:
Transcrição
1 O Processador: Blocos de ados e de ontrole apítlo 5 (Livro Teto P & H) Tradção e Adaptação: Ney Laert Vilar alazans (Versão sendo tradzida em 27//29) Estamos prontos para estdar ma implementação do IPS Simplificado para conter apenas: instrções de referência à memória: lw, sw instrções lógicas e aritméticas: add, sb, and, or, slt instrções de controle de flo: beq, j (não implementado!!) Implementação Genérica: sa-se o contador de programa (program conter o P) para sprir o endereço da instrção obtém-se a instrção da memória lê-se os registradores fonte sa-se o código da instrção para decidir eatamente o qe fazer Todas as instrções sam a ULA após ler dos registradores fonte Por qê? Referências à memória? Aritmética? Flo de controle? 2 ais etalhes de Implementação Elementos de Estado Visão Abstrata/Simplificada: Register # P Register # Register # Sem relógio o com relógio (lock) Relógios são sados em lógica síncrona qando se deve atalizar o conteúdo de m elemento qe armazena estado? Tempo de ciclo o período Borda de descida Borda de sbida ois tipos de nidades fncionais: Elementos qe operam sobre dados (combinacionais) Elementos qe armazenam informação de estado (seqenciais) 3
2 Um elemento de estado sem relógio Latches e Flip-flops O latch set-reset Saída depende das entradas atais e também das entradas anteriores A saída é igal ao valor armazenado dentro do elemento (não é necessário permissão para fazer acesso ao qe eiste no elemento) danças de valor são condicionadas ao relógio: Latches: sempre qe entradas mdam, e relógio está ativo Flip-flop: estado mda somente na borda de m relógio (método baseado em sensibilidade à borda) "logicamente ativo", pode significar tensão alta o tensão baia Um método baseado em sensibilidade a borda do relógio define qando sinais podem ser lidos o escritos. Presspostos:. Nenhm sinal de entrada varia drante a borda ativa do relógio! 2. Ningém deve ler m sinal ao mesmo tempo em qe ele está sendo escrito! 5 6 Latch Flip-flop as entradas: O valor de dado a ser armazenado () O sinal de relógio () indicando qando ler & armazenar as saídas: O valor do estado interno (Q) e se complemento Q Saída mda apenas drante ma das bordas do relógio Q latch Q latch _ Q Q _ Q Flip-flop estre- Escravo implementado com dois latches operando em fases opostas do mesmo relógio _ Q Q Fncionalidade do Flip-flop estre- Escravo 7 Q 8
3 Nossa Implementação Banco de Registradores (Register File) - Leitra Assme-se m método baseado em borda Eecção típica: Lê-se conteúdos de algns elementos de estado, Envia-se valores através de algma lógica combinacional Escreve-se os resltados em m o mais elementos de estado State element ombinational logic State element 2 onstrído sando-se flip-flops nmber nmber 2 Register Register Register n Register n 2 nmber nmber 2 Register file 2 lock cycle 9 Banco de Registradores (Register File) - Escrita Notar: sa-se (de novo) o relógio para determinar qando escrever em m dos registradores (assme-se aqi sensibilidade à borda de sbida) Implementação Simples Incli-se as nidades fncionais necessárias para cada instrção Register nmber n-to- decoder n n Register Register Register n Register nmbers address P a. b. Program conter Sm c. er control reslt 2 em em a. nit 6 32 Sign etend b. Sign-etension nit Porqe precisamos de tdo isso? Register Register n Reg a. b. Ver Figras do livro-teto 2
4 onstrindo o Bloco de ados ontrole Usa-se mltipleadores para costrar os blocos fncionais jntos P address 2 Reg Sign etend Shift left 2 Src reslt 3 operation reslt PSrc em em emtoreg Seleciona as operações a eectar (ULA, leitras/escritas, etc.) ontrola o flo de dados (comandando os mltipleadores) A informação vem dos 32 bits da instrção Eemplo: add $8, $7, $8 Formato da Instrção (binário): op rs rt rd shamt fnct A operação da ULA é definida com base no tipo de instrção (opcode bits 3-26) e no código de fnção (fnction bits 5-) 3 Bloco de ontrole Bloco de ontrole Por eemplo, qe operação a ULA faz drante a eecção da instrção lw $, ($2)? Formato da Instrção (decimal): 35 2 op rs rt deslocamento de 6 bits Entrada de controle da ULA (eemplo) AN OR add sbtract set-on-less-than Porqe o código da sbtração seria e não? 5 eve ser m hardware capaz de comptar a entrada de controle de 3 bits da ado o tipo de instrção = lw, sw Op é comptado a partir = beq, do tipo de instrção (bits 3-26) = arithmetic ódigo de fnção para operações aritméticas escreve-se as operações sando ma tabela verdade (qe vai ser implementada com portas lógicas): Op Fnct field ód Oper Op Op F5 F F3 F2 F F X X X X X X X X X X X X X X X X X X X X X X X X X X X 6
5 Bloco de ontrole Bloco de ontrole P address [3 ] [3 26] [25 2] [2 6] [5 ] ontrol Regst Branch em emtoreg Op em Src Reg 2 2 Shift left 2 reslt reslt Neste caso, implementa-se o controle com lógica pramente combinacional simples (tabelasverdade) Op Op Op control block Inpts Op5 Op Op3 Op2 Op Op R-format Iw sw beq Otpts Regst Src [5 ] 6 32 Sign etend control F3 Operation2 emtoreg Reg [5 ] Regst Src emto- Reg Reg em em Branch Op p R-format lw sw X X beq X X 7 F (5 ) F2 F F Operation Operation Operation em em Branch Op OpO 8 Nosso Bloco de ontrole Simples Implementação onociclo Simples Toda a lógica é combinacional Espera-se qe tdo estabilize, e a coisa certa é realizada A ULA pode não prodzir a resposta correta imediatamente Usamos sinais de controle de escrita jnto com o relógio para determinar qando escrever O período do relógio (cycle time) é determinado pelo tempo necessário ao caminho mais demorado da lógica combinacional alcla-se o período de relógio assmindo qe todos os atraos são desprezíveis, eceto: O da memória (2ns), o da ULA e dos somadores (2ns), e o tempo de acesso a m registrador do banco de registradores (ns) Reg Shift left 2 reslt PSrc State element lock cycle ombinational logic State element 2 P address [3 ] [25 2] [2 6] [5 ] Regst [5 ] Sign 32 etend Src control reslt em em emtoreg Estamos ignorando algns detalhes como os tempos de setp e hold 9 [5 ] Op 2
6 Onde Estamos Indo? Problemas de implementações monociclo: Qe ocorre se temos instrções mais compleas, como as de ponto fltante? esperdício de área Uma Solção: sar m período menor Fazer instrções diferentes gastarem diferentes números de ciclos Um eemplo de Bloco de ados mlticiclo : P emory or emory Register # Register # Register # A B Ot Abordagem lticiclo Resamos as mesmas nidades fncionais: ULA sada para comptar endereços e para incrementar o P emória sada para conter instrções e dados (organização von Nemann ao invés de Harvard) Os sinais de controle não são mais determinados nicamente pela instrção, pois será preciso escalonar sa geração ao longo dos ciclos. Por eemplo, o qe a ULA deve fazer para a instrção de sbtração, e em qe ciclo da eecção desta se ativa a ULA? Assim, deve-se sar ma máqina de estados finita para implementar o Bloco de ontrole 2 22 Revisão: áqinas de Estados Finitas Revisão: áqinas de Estados Finitas áqinas de Estados Finitas possem: Um conjnto de estados; Uma fnção de cálclo do próimo estado; Uma fnção de cálclo de saídas. As das últimas são determinadas pelo estado atal e pelas entradas rrent state Net-state fnction Net state Eemplo: B. 2 Um amigo gostaria de constrir m olho eletrônico para simlar m dispositivo de segrança. O dispositivo consiste de três lzes em linha, controladas pelas saídas Left, iddle, e Right, qe, se ativas, indicam qe ma lz deve acender. Somente ma lz acende de cada vez, e a lz se move da esqerda para a direita e em segida da direita para a esqerda, assstando ladrões qe acreditam qe o dispositivo está monitorando sa atividade. esenhe ma representação gráfica para a máqina de estados finita sada para especificar o olho eletrônico. ote qe a taa do movimento do olho será controlada pela freqência do relógio do sistema (qe não deve ser mito alta) e qe não eiste essencialmente nenhma entrada no sistema. Inpts lock Otpt fnction Otpts Usaremos aqi ma máqina de oore (saída depende diretamente apenas do estado atal) 23 2
7 Abordagem lticiclo Eemplo: Eecção em inco Passos Qebra-se as instrções em passos, cada m eectando em m ciclo A qantidade de trabalho por ciclo deve ser balanceada Restringe-se cada ciclo a sar apenas ma nidade fncional No final de m ciclo Armazena-se valores para so em ciclos posteriores Introdz-se registradores adicionais internos Bsca de Instrção ecodificação de Instrção e Bsca de Operandos Eecção, álclo de Endereço de emória, o Finalização de m salto P emory em [25 2] [2 6] [5 ] [5 ] emory [5 ] Sign etend 32 Shift left 2 A B 2 3 reslt Ot Acesso à emória o Finalização de (Algmas) Instrções tipo R Passo de Escrita no Banco de Registradores (-back) INSTRUÇÕES LEVA E 3 A 5 ILOS! Step : Fetch Step 2: ecode and Register Fetch Use P to get instrction and pt it in the Register. Increment the P by and pt the reslt back in the P. an be described sccinctly sing RTL "Register-Transfer Langage" IR = emory[p]; P = P + ; an we figre ot the vales of the control signals? What is the advantage of pdating the P now? s rs and rt in case we need them ompte the branch address in case the instrction is a branch RTL: A = Reg[IR[25-2]]; B = Reg[IR[2-6]]; Ot = P + (sign-etend(ir[5-]) << 2); We aren't setting any control lines based on the instrction type (we are bsy "decoding" it in or control logic) 27 28
8 Step 3 (instrction dependent) Step (R-type or -access) is performing one of three fnctions, based on instrction type emory Reference: Ot = A + sign-etend(ir[5-]); R-type: Ot = A op B; Loads and stores access R = emory[ot]; or emory[ot] = B; R-type instrctions finish Reg[IR[5-]] = Ot; Branch: if (A==B) P = Ot; The write actally takes place at the end of the cycle on the edge back step Smmary: Reg[IR[2-6]]= R; What abot all the other instrctions? Action for R-type Action for -reference Action for Action for Step name instrctions instrctions branches jmps fetch IR = emory[p] P = P + A = Reg [IR[25-2]] decode/ fetch B = Reg [IR[2-6]] Ot = P + (sign-etend (IR[5-]) << 2) Eection, address Ot = A op B Ot = A + sign-etend if (A ==B) then P = P [3-28] II comptation, branch/ (IR[5-]) P = Ot (IR[25-]<<2) jmp completion emory access or R-type Reg [IR[5-]] = Load: R = emory[ot] completion Ot or Store: emory [Ot] = B emory read completion Load: Reg[IR[2-6]] = R 3 32
9 Simple Qestions Implementing the ontrol How many cycles will it take to eecte this code? lw $t2, ($t3) lw $t3, ($t3) beq $t2, $t3, Label add $t5, $t2, $t3 sw $t5, 8($t3) Label:... #assme not What is going on dring the 8th cycle of eection? In what cycle does the actal addition of $t2 and $t3 takes place? Vale of control signals is dependent pon: what instrction is being eected which step is being performed Use the information we ve acclmated to specify a finite state machine specify the finite state machine graphically, or se microprogramming Implementation can be derived from specification 33 3 Graphical Specification of FS Start emory address comptation 2 SrcA = SrcB = Op = (Op = 'LW') (Op = 'SW') (Op = 'LW') or (Op = 'SW') emory emory access access R-type completion decode/ fetch fetch em SrcA = Ior = SrcA = IR SrcB = SrcB = Op = Op = P PSorce = Branch Jmp Eection completion completion SrcA = SrcA = SrcB = P SrcB = Op = PSorce = Op= Pond PSorce = (Op = R-type) (Op = 'BEQ') (Op = 'J') Finite State achine for ontrol Implementation: P Pond Ior em em IR ontrol logic emtoreg PSorce Op Otpts SrcB SrcA Reg Regst em Ior = em Ior = Regst = Reg emtoreg = Inpts NS3 NS2 NS NS -back step Regst= Reg emtoreg = Op5 Op Op3 Op2 Op Op opcode field S3 S2 S S State 36
10 PLA Implementation If I picked a horizontal or vertical line cold yo eplain it? Op5 Op Op3 Op2 Op Op S3 RO Implementation RO = " Only emory" vales of locations are fied ahead of time A RO can be sed to implement a trth table if the address is m-bits, we can address 2 m entries in the RO. or otpts are the bits of that the address points to. S2 S S P Pond Ior em em IR emtoreg PSorce PSorce Op Op SrcB SrcB SrcA Reg Regst NS3 NS2 NS NS 37 m m is the "heigth", and n is the "width" n 38 RO Implementation RO vs PLA How many inpts are there? 6 bits for opcode, bits for state = address lines (i.e., 2 = 2 different addresses) How many otpts are there? 6 path-control otpts, state bits = 2 otpts RO is 2 2 = 2K bits (and a rather nsal size) Rather wastefl, since for lots of the entries, the otpts are the same i.e., opcode is often ignored Break p the table into two parts state bits tell yo the 6 otpts, 2 6 bits of RO bits tell yo the net state bits, 2 bits of RO Total:.3K bits of RO PLA is mch smaller can share prodct terms only need entries that prodce an active otpt can take into accont don't cares Size is (#inpts #prodct-terms) + (#otpts #prodct-terms) For this eample = (7)+(27) = 6 PLA cells PLA cells sally abot the size of a RO cell (slightly bigger) 39
11 Another Implementation Style omple instrctions: the "net state" is often crrent state + ontrol nit P Pond Ior em PLA or RO em IR B Otpts emtoreg PSorce Op SrcB SrcA Reg Regst Inpt rtl State etails ispatch RO ispatch RO 2 Op Opcode name Vale Op Opcode name Vale R-format lw jmp sw beq PLA or RO lw sw State er rtl 3 2 ispatch RO 2 ispatch RO select logic Op opcode field er select logic Op[5 ] opcode field State nmber -control action Vale of rtl Use incremented state 3 Use dispatch RO 2 Use dispatch RO Use incremented state 3 Replace state nmber by 5 Replace state nmber by 6 Use incremented state 3 7 Replace state nmber by 8 Replace state nmber by 9 Replace state nmber by 2 icroprogramming icroprogramming ontrol nit icrocode Otpts Inpt icroprogram conter er select logic What are the microinstrctions? Op[5 ] opcode field P Pond Ior em em IR B emtoreg PSorce Op SrcB SrcA Reg Regst rtl path A specification methodology appropriate if hndreds of opcodes, modes, cycles, etc. signals specified symbolically sing microinstrctions Label control SR SR2 Register control emory P control Seqencing Fetch P P Seq P Etshft ispatch em A Etend ispatch 2 LW2 Seq R Fetch SW2 Fetch Rformat Fnc code A B Seq Fetch BEQ Sbt A B Ot-cond Fetch JUP Jmp address Fetch Will two implementations of the same architectre have the same microcode? What wold a microassembler do? 3
12 icroinstrction format Field name Vale Signals active omment Op = ase the to add. control Sbt Op = ase the to sbtract; this implements the compare for branches. Fnc code Op = Use the instrction's fnction code to determine control. SR P SrcA = Use the P as the first inpt. A SrcA = Register A is the first inpt. B SrcB = Register B is the second inpt. SR2 SrcB = Use as the second inpt. Etend SrcB = Use otpt of the sign etension nit as the second inpt. Etshft SrcB = Use the otpt of the shift-by-two nit as the second inpt. two s sing the rs and rt fields of the IR as the nmbers and ptting the into s A and B. Reg, a sing the rd field of the IR as the nmber and Register Regst =, the contents of the Ot as the. control emtoreg = R Reg, a sing the rt field of the IR as the nmber and Regst =, the contents of the R as the. emtoreg = P em, sing the P as address; write reslt into IR (and lor = the R). emory em, sing the Ot as address; write reslt into R. lor = em, sing the Ot as address, contents of B as the lor =. PSorce = the otpt of the into the P. P P write control Ot-cond PSorce =, If the otpt of the is active, write the P with the contents Pond of the Ot. jmp address PSorce =, the P with the jmp address from the instrction. P Seq rtl = hoose the net microinstrction seqentially. Seqencing Fetch rtl = Go to the first microinstrction to begin a new instrction. ispatch rtl = ispatch sing the RO. ispatch 2 rtl = ispatch sing the RO 2. aimally vs. inimally Encoded No encoding: bit for each path operation faster, reqires more (logic) sed for Va 78 an astonishing K of! Lots of encoding: send the microinstrctions throgh logic to get control signals ses less, slower Historical contet of IS: Too mch logic to pt on a single chip with everything else Use a RO (or even RA) to hold the microcode It s easy to add new instrctions 6 icrocode: Trade-offs The Big Pictre istinction between specification and implementation is sometimes blrred Specification Advantages: Easy to design and write esign architectre and microcode in parallel Implementation (off-chip RO) Advantages Initial representation Seqencing control Finite state diagram Eplicit net state fnction icroprogram icroprogram conter + dispatch ROS Easy to change since vales are in Logic representation Logic eqations Trth tables an emlate other architectres an make se of internal s Implementation isadvantages, SLOWER now that: ontrol is implemented on same chip as processor Implementation techniqe Programmable logic array only RO is no longer faster than RA No need to go back and make changes 7 8
13 Eercícios Uma Implementação onociclo Na Implementação lticiclo da próima lâmina, diga: 5.: Qe instrções, se eiste algma, não continariam fncionando se: Regst = Src = emtoreg = = 5.2: Qe instrções, se eiste algma, não continariam fncionando se: Regst = Src = emtoreg = = P address [3 ] [3 26] [25 2] [2 6] [5 ] [5 ] ontrol Regst Branch em emtoreg Op em Src Reg 2 [5 ] Sign etend Shift left 2 control reslt reslt PSrc 9 5 Eercícios Uma Implementação lticiclo Na Implementação lticiclo da próima lâmina, diga: 5.3: Qe instrções, se eiste algma, não continariam fncionando se: Regst = emtoreg = e Ior = AlSrcA = 5.: Qe instrções, se eiste algma, não continariam fncionando se: Regst = emtoreg = Ior = AlSrcA = Pwr P Ior em em emory em IR [25 2] [2 6] [5 ] [5 ] emory [5 ] Regst 6 emtoreg 2 Reg Sign etend [5 ] 2 32 Shift left 2 A B SrcA 2 3 control SrcB Op reslt Ot 5 52
Organização de um processador
Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3ª. ed., KP Tópicos Introdção
Leia maisProcessador MIPS. Datapath e Unidade de Controle. Componente do processador que realiza operações aritméticas
Processador IPS Datapath e Unidade de Controle Ch5- Datapath Componente do processador qe realiza operações aritméticas Unidade de Controle Componente do processador qe comanda o path, memória e dispositivos
Leia maisOrganização de um processador
Organização de m processador João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 5), D. Patterson & J. Hennessey, 3 a. ed., KP Tópicos Introdção
Leia mais5. O Processador Datapath e Unidade de Controle
5. O Processador Datapath e Unidade de Controle Datapath Componente do processador qe realiza operações aritméticas Controle Componente do processador qe comanda o path, memória e dispositivos de E/S de
Leia maisCaminho de Dados e Unidade de Controle
O Processador: Caminho de Dados e Unidade de Controle Ivanildo iranda Octávio Agsto Deiroz path -> Caminho qe os dados e instrções percorre, de acordo com os sinais gerados pela nidade de controle Controle
Leia maisDesenho do Processador
Desenho do Processador Lís Nogeira lis@dei.isep.ipp.pt Departamento Engenharia Informática Institto Sperior de Engenharia do Porto Desenho do processador p. Introdção Definindo o seginte sbconjnto da ISA
Leia maisIntrodução I. Organização e Arquitetura de Computadores. Sequência 15 Parte Operativa do MIPS - I. Introdução II.
Organização e Arqitetra de Comptadores Seqência 15 Parte Operativa do IPS - I Introdção I O desempenho de ma máqina pode ser determinado por três fatores: Número de instrções eectadas. Período do clock
Leia maisInfra-estrutura de Hardware
Infra-estrtra de Hardware CPU: Estrtra e Fncionalidade Implementação lti-ciclo Infra-estrtra de Hardware Roteiro da Ala Projeto de ma CPU simples Unidade de Processamento Via de Dados Compartilhamento
Leia maisLicenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame Modelo
FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame odelo o ano 6-XX-XX Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas.
Leia maisArquitectura de Computadores II. Execução de Instruções em Vários Ciclos Máquina
Arqitectra de Comptadores II LESI - 3º Ano Eecção de Instrções em Vários Ciclos áqina João Lís Ferreira Sobral Departamento do Informática Universidade do inho Janeiro 22 Eecção mlti-ciclo Porqe não é
Leia maisLicenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame
FEUP Licenciatra em Engenharia Informática e Comptação Arqitectra de Comptadores Eame o ano 6-6-3 Dração: Hm Sem conslta Atenção: Este eame tem 6 qestões em 5 páginas. Jstifiqe todas as respostas e apresente
Leia maislw, sw add, sub, and, or, slt beq, j
Datapath and Control Queremos implementar o MIPS Instruções de referência à memória: lw, sw Instruções aritméticas e lógicas: add, sub, and, or, slt Controle de fluxo: beq, j Cinco passos de execução Busca
Leia maisO Processador: Via de Dados e Controle (Parte C: microprogramação)
O Processador: Via de Dados e Controle (Parte C: microprogramação) Ch5B 1 Possibilidades para o projeto de UCs Initial representation Finite state diagram M icroprogram Sequencing control Explicit next
Leia maisArquiteturas de Computadores
Arqitetras de Comptadores Pipeline Fontes dos slides: Patterson & Hennessy book website (copyright organ Kafmann) e Dr. Smanta Gha Conflito de controle O problema com desvios no pipeline é qe a decisão
Leia maisO Processador: Via de Dados e Controle
O Processador: Via de Dados e Controle Ch5A Via de Dados e Controle Implementação da arquitetura MIPS Visão simplificada de uma arquitetura monociclo Instruções de memória: lw, sw Instruções lógicas aritméticas:
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação monociclo de IPS Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Implementando IPS Implementação do conjunto
Leia maisArquitectura de Computadores II. Revisão e implementação do datapath do MIPS
Arqitectra de omptadores II LESI - 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Janeiro 22 Revisão do datapath (P) do IPS Visão
Leia maisDatapath do MIPS. MIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
path do IPS IPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do IPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas add,
Leia maisOrganização de Computadores
Organização do Processador - Parte A Capítulo 5 Patterson & Hennessy Prof. Fábio M. Costa Instituto de Informática Universidade Federal de Goiás Conteúdo Caminho de dados Caminho de controle Implementação
Leia maisDataPath II Tomando o controle!
DataPath II Tomando o controle! Datapath and Control Queremos implementar parte do MIPS lw, sw add, sub, and, or, slt beq e depois o j Instruction Word Formats Register format: add, sub, and, or, slt op-code
Leia maisProcessador executa instruções
Capítlo 6 do Livro do ario onteiro Capítlo 5 (5., 5.2, 5. e 5.4) do Livro do Patterson http://www.ic.ff.br/~bora/fac! 2 Processador eecta instrções CP (central processing nit) CP (nida central processamento)
Leia maisExecução concorrente de instruções
Eecção concorrente de instrções João Canas Ferreira Arqitectra de Comptadores FEUP/LEIC Contém figras de Compter Organization and Design (cap. 6), D. Patterson & J. Hennessey, 3 a. ed., Elsevier Tópicos
Leia maisO Porcessador: Via de Dados e Controle (Parte B: multiciclo) 1998 Morgan Kaufmann Publishers Ch5B 1
O Porcessador: Via de Dados e Controle (Parte B: multiciclo) 998 organ Kaufmann Publishers Ch5B Abordagem ulticiclo Dividir a instrução em passos, cada passo corresponde a um ciclo Balancear a quantidade
Leia maisInfraestrutura de Hardware. Implementação Monociclo de um Processador Simples
Infraestrutura de Hardware Implementação Monociclo de um Processador Simples Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço
Leia maisMIPS Implementação. sw) or, slt. Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS
Datapath do MIPS MIPS Implementação Vamos examinar uma implementação que inclui um subconjunto de instruções do MIPS Instruções de leitura (load lw) e de escrita (store sw) Instruções aritméticas e lógicas
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação de MIPS multiciclo (cont.) Fontes dos slides: Patterson & Hennessy book website (copyright Morgan Kaufmann) e Dr. Sumanta Guha CPI em uma CPU multiciclo Assuma
Leia mais3. Considere o seguinte código executado no processador pipeline da figura abaixo.
UNIVERSIDADE FEDERAL FLUINENSE INSTITUTO DE COPUTAÇÃO DEPARTAENTO DE CIÊNCIA DA COPUTAÇÃO Arqitetras de Comptadores Trma :A Lista 2 Profa.: Simone artins. Indiqe como modificar o código abaio de modo qe
Leia maisArquiteturas de Computadores
rquiteturas de Computadores Implementação de IPS multiciclo (cont.) Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e r. Sumanta Guha Caminho de dados com controle I Ior
Leia mais6. Pipelining. Figura Lavanderia analogia com o pipelining
6. Pipelining Overwiew Figra 6. - Lavanderia analogia com o pipelining Time Task order A B C 6 P 7 8 9 A D Time 6 P 7 8 9 A Task order A B C D ARQUITETURA DE COPUTADORES - RICARDO PANNAIN 6 Pipeline de
Leia maisção de Computadores II
Universidade Federal de Pelotas Instituto de Física e Matemática Departamento de Informática Bacharelado em Ciência da Computação Arquitetura e Organizaçã ção de Computadores II Aula 2 2. MIPS monociclo:
Leia maisArquitectura de Computadores II. Pipelining (execução encadeada de instruções)
Arqitectra de Comptadores II 3º Ano Pipelining (eecção encadeada de instrções) João Lís Ferreira Sobral Departamento do Informática Universidade do inho Abril 5 Visão global de Pipelining Técnica qe permite
Leia maisArquitectura de Computadores II. Revisão e implementação do datapath do MIPS
Arqitectra de omptadores II 3º Ano Revisão e implementação do datapath do IPS João Lís Ferreira Sobral epartamento do Informática Universidade do inho Fevereiro 23 Revisão do datapath (P) do IPS Visão
Leia maisUNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Arquiteturas de Computadores Turma :A1 Lista 1 Profa.: Simone Martins 1. Tentando projetar o futuro: a) Em
Leia maisCapítulo 6 Pipeline Morgan Kaufmann Publishers
Capítulo 6 Pipeline 998 organ Kaufmann Publishers Pipeline: analogia com linha de produção tempo carro Chassi ec Carroc. Pint. Acab. carro2 Chassi ec Carroc. Pint. Acab. carro3 Chassi ec Carroc. Pint.
Leia maisCapítulo 6. Idéia básica
Capítlo 6 Permission is granted to copy and distribte this material for edcational prposes only, provided that the complete bibliographic citation and following credit line is inclded: "Copyright 998 organ
Leia maisArquiteturas de Computadores
Arquiteturas de Computadores Implementação de IPS multiciclo Fontes dos slides: Patterson & Hennessy book website (copyright organ Kaufmann) e Dr. Sumanta Guha Problemas de projeto monociclo Assumindo
Leia maisInfra-estrutura de Hardware
CPU: Estrutura e Funcionalidade Roteiro da Aula Ciclo de Instrução Projeto de uma CPU simples: conceitos Componentes básicos Leitura da instrução Operação entre registradores Acesso à memória Implementação
Leia maisOrganização de Unidades de Processamento
Organização de Unidades de Processamento João Canas Ferreira Março de 2004 Contém figuras de: Computer Organization & Design, D. A Patterson e J. L. Hennessy, 2 a ed. (cap. 5) c JCF, 2004 ASPD (FEUP/LEEC)
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisInfraestrutura de Hardware. Implementação Multiciclo de um Processador Simples
Infraestrutura de Hardware Implementação Multiciclo de um Processador Simples Perguntas que Devem ser Respondidas ao Final do Curso Como um programa escrito em uma linguagem de alto nível é entendido e
Leia maisMicrocontroladores e Interfaces
Microcontroladores e Interfaces 3º Ano Eng. Electrónica Industrial Carlos A. Silva 2º Semestre de 2005/2006 http://www.dei.uminho.pt/lic/mint Aula A3 15 Mar 05 - M Datapath e a sua Unidade de Controlo
Leia maisRelembrando desempenho...
Parte 5 OBS: Essas anotações são adaptações do material suplementar (apresentações PPT) ao Livro do Hennessy e Patterson, 2ª e 3ª Ed. e do Livro do 5ª Ed. A parte final do material corresponde às aulas
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 04: ASPECTO BÁSICO DO PROJETO DE UMA CPU SIMPLES E LINGUAGEM DE MONTAGEM Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia
Leia maisSistemas Processadores e Periféricos Aula 2 - Revisão
Sistemas Processadores e Periféricos Aula 2 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisOrganização ou MicroArquitectura
Organização ou MicroArquitectura DataPath MIPS32 AC Micro-Arquitectura: DataPath do MIPS Datapath e Controlpath Datapath circuito percorrido pelas instruções, endereços e ados IP Inst. Mem. Register File
Leia maisUNIOESTE Universidade Estadual do Oeste do Paraná Departamento de Engenharias e Ciências Exatas Campus de Foz do Iguaçu. Pipeline Conflitos
UNIOESTE Universidade Estadal do Oeste do Paraná Departamento de Engenharias e Ciências Eatas Camps de Foz do Igaç Pipeline Prof.: Fabiana Frata Frlan Peres Foz do Igaç - 2004 1 (definição) Sitação em
Leia maisRegistradores na Arquitetura MIPS. 29/4/2016 MIPS - Instruction Set Architecture
Registradores na Arquitetura MIPS 29/4/2016 MIPS - Instruction Set Architecture 1 Mapa de Memória da Arq. MIPS 2 GB 2 GB 256 MB 64 KB 2 GB 64 KB 256 4 MB 4 MB 29/4/2016 MIPS - Instruction Set Architecture
Leia maisMIPS ISA (Instruction Set Architecture)
MIPS ISA (Instruction Set Architecture) MIcroprocessor without Interlocking Pipeline Stages MIPS Processador RISC de 32 bits Referência dos Processadores RISC Mais de 100 Milhões de processadores vendidos
Leia maisArquitetura de Computadores I. Prof. Ricardo Santos (Cap 2)
Arquitetura de Computadores I Prof. Ricardo Santos ricr.santos@gmail.com (Cap 2) Instruções Comandos utilizados para indicar ao hardware o que deve ser feito Utilizaremos neste curso o conjunto de instruções
Leia maisTópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10
Tópicos Avançados em Sistemas Computacionais: Infraestrutura de Hardware Aula 10 Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação QUAL É A INTERFACE ENTRE
Leia maisFundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno
Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem
Leia maisDisciplina de Organização de Computadores I
USP - ICMC - SSC SSC 0610 - Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisUCP: Construindo um Caminho de Dados (Parte I)
UCP: Construindo um Caminho de Dados (Parte I) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado cedido pela Profa. Fernanda Passos Cristina Boeres
Leia maisPARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR
PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR Introdução Instruções são representadas em linguagem de máquina (binário) E x i s t e m l i n g u a g e n
Leia maisSSC0114 Arquitetura de Computadores
SSC0114 Arquitetura de Computadores 3ª Aula Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento MIPS Monociclo: Caminho de Dados e Unidade de Controle Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 16ª Aula Arquitetura MIPS: Unidade de Controle (Multiciclo) Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 MIPS Multiciclo com jump 2 MIPS Multiciclo:
Leia maisPipelining. Luís Nogueira. Departamento Engenharia Informática Instituto Superior de Engenharia do Porto. Pipelining p.
Pipelining Luís Nogueira luis@dei.isep.ipp.pt Departamento Engenharia Informática Instituto Superior de Engenharia do Porto Pipelining p. Análise de performance Desenho ciclo único de relógio é ineficiente
Leia maisSistemas Processadores e Periféricos Aula 6 - Revisão
Sistemas Processadores e Periféricos Aula 6 - Revisão Prof. Frank Sill Torres DELT Escola de Engenharia UFMG Adaptado a partir dos Slides de Organização de Computadores 2006/02 do professor Leandro Galvão
Leia maisArquitetura e Organização de Processadores. Aula 3. Processador MIPS Bloco operacional
niversidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação rquitetura e Organização de Processadores ula 3 Processador IPS loco operacional CP237 1. loco
Leia maisTiago Alves de Oliviera
Tiago Alves de Oliviera 1 Capítulo 6 do Livro do Mario Monteiro Capítulo 5 (5.1, 5.2, 5. e 5.4) do Livro do Patterson 2 Processador executa instruções CPU (central processing unit) UCP (unidade central
Leia maisInfraestrutura de Hardware. Instruindo um Computador
Infraestrutura de Hardware Instruindo um Computador Componentes de um Computador Unid. Controle Controle Memória Registradores PC MAR IR AC Programa + Dados Instrução Endereço Operando ALU Temp Datapath
Leia maisCapítulo 6 Hazards Morgan Kaufmann Publishers. Ch6c 1
Capítulo 6 Hazards 1998 organ Kaufmann Publishers Ch6c 1 Dependências de Dados Problema: iniciar uma instrução antes da anterior ter finalizado dependências que voltam no tempo são hazards de dados qual
Leia maisCAPÍTULO 4 CAMINHO DE DADOS E CONTROLE
CAPÍTULO 4 CAMINHO DE DADOS E CONTROLE Introdução Uma implementação MIPS básica Sinopse da implementação Sinais de controle Multiplexadores (muxes) Implementação monociclo Metodologia de clocking Construindo
Leia maisAula 17: UCP: Construindo um Caminho de Dados (Parte I)
Aula 17: UCP: Construindo um Caminho de Dados (Parte I) Diego Passos Universidade Federal Fluminense Fundamentos de Arquiteturas de Computadores Diego Passos (UFF) UCP: Caminho de Dados (I) FAC 1 / 33
Leia maisCPU Implementação. Multiciclo. Prof. Carlos Bazilio
CPU Implementação Multiciclo Prof. Carlos Bazilio bazilio@ic.uff.br Até então, tínhamos t... Problemas com Implementação Monociclo Ciclo de clock tem o mesmo tamanho para todas as instruções implementadas;
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Linguagem de Montagem Slide 1 CISC RISC MIPS Organização e Arquitetura de Computadores I Sumário Representação de instruções Slide 2 CISC O CISC (Complex Instruction
Leia maisSistemas de Computação. Instruções de Linguagem de Máquina
Instruções de Linguagem de Máquina Linguagem de montagem do processador MIPS Operações aritméticas Instrução Exemplo Significado soma add a, b, c a = b + c subtração sub a, b, c a = b - c Compilação de
Leia maisArquitectura de Computadores MEEC (2014/15 2º Sem.)
Arquitectura de Computadores MEEC (2014/15 2º Sem.) Unidade de Controlo Prof. Nuno Horta PLANEAMENTO Introdução Unidade de Processamento Unidade de Controlo Arquitectura do Conjunto de Instruções Unidade
Leia maisSistemas Digitais Transferências entre Registradores
Sistemas Digitais Transferências entre Registradores Referência Bibliográfica: Logic and Computer Design Fundamentals Mano & Kime Adaptações: josé artur quilici-gonzalez Sumário Transferências entre Registradores
Leia maisArquitectura de Computadores II. Exercícios sobre pipelining
Arqitectra de Comptadores II LESI - 3º Ano Eercícios sobre pipelining Departamento do Informática Universidade do inho Abril 22 Considere o modelo de ma arqitectra IPS com o pipeline da figra em aneo,
Leia maisProjeto de Processadores Programáveis
Universidade Federal do Rio Grande do Norte Departamento de Engenharia de Computação e Automação Projeto de Processadores Programáveis DCA0119 Sistemas Digitais Heitor Medeiros Florencio Sumário Processadores
Leia maisImplementação da UCP. Construção do caminho de dados Controle Implementação monociclo. Organização de Computadores
Implementação da UCP Construção do caminho de dados Controle Implementação monociclo Conceitos Gerais para Implementação do Processador Conceito de caminho de dados e controle Caminho dos bits de instrução
Leia maisProf. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO
Linguagem de Montagem Prof. Marcos Quinet Universidade Federal Fluminense UFF Pólo Universitário de Rio das Ostras - PURO 1 Introdução Independente da linguagem de programação utilizada, todo programa
Leia maisIntrodução a Sistemas Digitais
Introdção a Sistemas Digitais Paralelismo e Pipeline Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gsmão de Lima Kastensmidt 1/ 30 Paralelismo Hardware é inerentemente paralelo. Ao se conectar m circito
Leia maisOrganização e Projetos de Computadores. Capítulo 2. Organização e Projetos de Computadores. Instruções
Capítulo 2 Hennessy Patterson 1 Instruções Linguagem da máquina Vamos trabalhar com a arquitetura do conjunto de instruções MIPS (Micrrocessor without interlocked pipeline stages Micrrocessador sem estágios
Leia maisCircuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 2ª e 3ª Aulas Arquitetura MIPS: ISA, Formato das instruções e Modos de endereçamento Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Arquitetura MIPS MIPS: Microprocessor
Leia maisArquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.)
Arquitectura de Computadores LEEC/MEEC (2006/07 2º Sem.) Nuno Cavaco Gomes Horta Universidade Técnica de Lisboa / Instituto Superior Técnico Sumário Introdução Unidade de Processamento Conjunto de Instruções
Leia maisCIRCUITOS SEQUENCIAIS. Adão de Melo Neto
CIRCUITOS SEQUENCIAIS Adão de Melo Neto 1 EMENTA DEFINIÇÃO FLIP-FLOP SR FLIP-FLOP SR COM ENTRADA DE CLOCK FLIP-FLOP D COMPARAÇÃO DOS FLIP-FLOPS FLIP-FLOP X LATCH FLIP FLOP JK FLIP-FLOP D A PARTIR DO JK
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI31 Arquitetura de Sistemas Embarcados - Arquitetura do µprocessador Escola Politécnica da Universidade de São Paulo Prof. Gustavo Rehder grehder@lme.usp.br Prof. Sergio Takeo kofuji@usp.br Prof. Antonio
Leia maisUniversidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação. Arquitetura de Computadores I. Organização Básica do Computador
Universidade Federal do Rio de Janeiro Bacharelado em Ciência da Computação Arquitetura de Computadores I Organização Básica do Computador Gabriel P. Silva Ementa Unidade 2: Organização Lógica e Funcional
Leia mais09 Unidade de controlo. v0.1
09 Unidade de controlo v0.1 Introdução Um micro-processador pode consistir apenas em alguns elementos: ALU Registers Lógica de controlo (ou unidade de controlo) 18 December 2014 Sistemas Digitais 2 Lógica
Leia maisDisciplina de. Organização de Computadores Digitais
USP - ICMC - SSC SSC 0511 - Sist. Informação - 2o. Semestre 2014 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisDisciplina de. Organização de Computadores Digitais
USP - ICMC - SSC SSC 0511 - Sist. Informação - 2o. Semestre 2014 Disciplina de Prof. Fernando Santos Osório Email: fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: http://www.icmc.usp.br/~fosorio/
Leia maisArquitetura de Computadores I. Prof. Ricardo Santos (Cap 2)
Arquitetura de Computadores I Prof. Ricardo Santos ricr.santos@gmail.com (Cap 2) Fluxo de Controle Vimos até agora: beq, bne Uma nova instrução: slt $t0, $s1, $s2 if $s1 < $s2 then $t0 = 1 else $t0 = 0
Leia maisOrganização de Computadores μarquitetura. Na Aula Anterior... Introdução. Nesta Aula. MIPS-Monociclo. Formas de Organização 17/10/2016
GBC06 Arq. e Org. de Computadores I 17/10/2016 Organização de Computadores μarquitetura Universidade Federal de Uberlândia Faculdade de Computação Prof. Dr. rer. nat. Daniel D. Abdala Na Aula Anterior...
Leia maisARQUITECTURA DE COMPUTADORES
ARQUITECTURA DE COMPUTADORES 2º Trabalho de Laboratório Unidade de Controlo Hardwired Objectivo: Pretende-se que os alunos compreendam a metodologia usada na síntese, implementação e programação de um
Leia maisPSI3441 Arquitetura de Sistemas Embarcados
PSI31 Arquitetura de Sistemas Embarcados - Arquitetura do µprocessador Escola Politécnica da Universidade de São Paulo Prof. Gustavo Rehder grehder@lme.usp.br Prof. Sergio Takeo kofuji@usp.br Prof. Antonio
Leia maisOrganização e Projeto de Computadores
Organização e Projeto de Computadores 1 Processamento no Computador Operações principais: leitura de instrução do programa leitura de dados processamento: execução da instrução escrita de resultado entrada/saída
Leia maisUnidade Central de Processamento UCP (CPU)
Unidade Central de Processamento UCP (CPU)! Arquitetura Convencional (Von Neumann) UCP BARRAMENTO MEMÓRIA PRINCIPAL ENTRADA E SAÍDA ! Visão geral da CPU UC - UNIDADE DE CONTROLE REGISTRADORES A B C D ALU
Leia maisMicroarquitetura IJVM. Datapath mic-1. Função dos Registradores. mic-1
Microarquitetura IJVM mic-1 Datapath mic-1 Este é mais um exemplo de datapath para microarquitetura IJVM desenvolvida por Andew Tanenbaum Parte da CPU que contém a ALU, suas entradas e saídas 2 Função
Leia maisOrganização de Computadores (revisão) André Tavares da Silva
Organização de Computadores (revisão) André Tavares da Silva andre.silva@udesc.br Conceitos Básicos Microcomputador é um sistema computacional que possua como CPU um microprocessador. Microprocessador
Leia maisUCP: Caminho de Dados (Parte II)
UCP: Caminho de Dados (Parte II) Cristina Boeres Instituto de Computação (UFF) Fundamentos de Arquiteturas de Computadores Material baseado nos slides de Fernanda Passos Cristina Boeres (IC/UFF) UCP: Caminho
Leia maisAula 12 - Correção de erros
Aula 12 - Correção de erros Prof. Renan Sebem Disciplina de Eletrônica Digital Graduação em Engenharia Elétrica Universidade do Estado de Santa Catarina Joinville-SC Brasil 5 de abril de 2016 ELD0001 Prof.
Leia maisPlanejamento de comunicação integrada (Portuguese Edition)
Planejamento de comunicação integrada (Portuguese Edition) Click here if your download doesn"t start automatically Planejamento de comunicação integrada (Portuguese Edition) Planejamento de comunicação
Leia maisConjunto de Instruções
Conjunto de Instruções IFBA Instituto Federal de Educ. Ciencia e Tec Bahia Curso de Analise e Desenvolvimento de Sistemas Arquitetura de Computadores 20 e 21/30 Prof. Msc. Antonio Carlos Souza Referências
Leia maisORGANIZAÇÃO DE COMPUTADORES
Organização de Computadores ORGANIZAÇÃO DE COMPUTADORES Curso: Tecnologia em Gestão da Tecnologia da Informação Ano: 2011 Instrução Precisam ser entendidas pelo processador Precisam ser decodificadas e
Leia maisArquitetura de Computadores. Prof. Alexandro Baldassin. 1o semestre/2018
Arquitetura de Computadores Prof. Alexandro Baldassin 1o semestre/2018 Personagem da Semana Von Neumann medal, 1993 For significant developments in computer architecture, insighmul observaoons on sopware
Leia maisARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA Prof. Msc. Tiago Alves de Oliveira Objetivos Conhecer o processador Compreender os registradores
Leia mais