UMA FERRAMENTA PARA GERAÇÃO AUTOMÁTICA DE MÓDULOS DE MEMÓRIA ROM

Transcrição

1 UMA FERRAMENTA PARA GERAÇÃO AUTOMÁTICA DE MÓDULOS DE MEMÓRIA ROM Glauco B. V. dos Santos, Cristiano L. dos Santos, Renato F. Hentschke, Alessandro G. Girardi, Ricardo A. L. Reis UFRGS Universidade Federal do Rio Grande do Sul Instituto de Informática Av. Bento Gonçalves, 9500, CEP Porto Alegre - RS Brasil {gbvsantos, clsantos, renato, girardi, reis}@inf.ufrgs.br SUMMARY This work presents a tool for automatic generation of ROM (Read Only Memory) modules in conventional CMOS technology. It provides to the designer a friendly interface to configure a set of parameters related to the memory elements dimensions, like transistors width and supply lines. The generation is done based on an input file provided by the designer, wich contains the necessary information about the target technology and the data to be stored. The output comprises a CIF (Caltech Intermediate Format) layout file that can be opened in most of the commercial and academic tools for extraction and validation. Simulations were done showing the advantages of automatic generation control, allowing optimizations for area, delay, performance and aspect ratio. The tool is capable to generate the CIF corresponding to a ROM of 1K words of 8 bits in less than a half second. RESUMO Este trabalho apresenta uma ferramenta para a geração automática de módulos de memória ROM (Read Only Memory) em tecnologia CMOS convencional. Ela provê ao projetista uma interface amigável enquanto permite a configuração de um conjunto de parâmetros relacionados às dimensões dos elementos da memória, como largura dos transistores e das linhas de alimentação. A geração é feita de acordo com um arquivo de entrada, fornecido pelo projetista, que contém as informações necessárias sobre a tecnologia desejada e os dados a serem armazenados. A saída compreende um arquivo de layout em formato CIF (Caltech Intermediate Format) que pode ser importado pela maioria das ferramentas comerciais e acadêmicas para posterior extração e validação. Simulações foram realizadas mostrando as vantagens do controle da geração automática, permitindo otimizações de área, consumo, atraso e fator de forma. A ferramenta é capaz de gerar o CIF de uma memória ROM com capacidade para 1K palavras de oito bits em menos de meio segundo.

2 UMA FERRAMENTA PARA GERAÇÃO AUTOMÁTICA DE MÓDULOS DE MEMÓRIA ROM Glauco B. V. dos Santos, Cristiano L. dos Santos, Renato F. Rentschke, Alessandro G. Girardi, Ricardo A. L. Reis UFRGS Universidade Federal do Rio Grande do Sul Instituto de Informática Av. Bento Gonçalves, 9500, CEP Porto Alegre - RS Brasil {gbvsantos, clsantos, renato, girardi, reis}@inf.ufrgs.br RESUMO Este trabalho apresenta uma ferramenta para a geração automática de módulos de memória ROM (Read Only Memory) em tecnologia CMOS convencional. Ela provê ao projetista uma interface amigável enquanto permite a configuração de um conjunto de parâmetros relacionados às dimensões dos elementos da memória, como largura dos transistores e das linhas de alimentação. A geração é feita de acordo com um arquivo de entrada, fornecido pelo projetista, que contém as informações necessárias sobre a tecnologia desejada e os dados a serem armazenados. A saída compreende um arquivo de layout em formato CIF (Caltech Intermediate Format) que pode ser importado pela maioria das ferramentas comerciais e acadêmicas para posterior extração e validação. Simulações foram realizadas mostrando as vantagens do controle da geração automática, permitindo otimizações de área, consumo, atraso e fator de forma. A ferramenta é capaz de gerar o CIF de uma memória ROM com capacidade para 1K palavras de oito bits em menos de meio segundo. 1. INTRODUÇÃO Uma memória ROM (Read Only Memory) é uma unidade de armazenamento onde as informações são mantidas indefinidamente [4] e representa um módulo importante no projeto de vários sistemas, como microprocessadores e videogames. A automação do projeto da ROM, seja para evitar erros ocasionados pelo projeto manual (full custom) ou para acelerar o processo de geração, é um fator importante para a redução dos custos finais dos sistemas. Uma ferramenta para a geração automática de memórias ROM foi proposta em [1], onde a geração do layout de uma ROM era feita a partir de algumas especificações e de um arquivo de conteúdo que continha as palavras a serem armazenadas na memória. O usuário podia controlar os parâmetros de cada bloco da memória, como por exemplo, o tamanho dos transistores do núcleo e pré-carga, tamanho de buffers, espessura das linhas de alimentação e outros parâmetros desta natureza. Isto permitia ao projetista, além de obter vários formatos possíveis para a memória, a realização do projeto buscando otimizações em diferentes aspectos, como atraso, área e consumo. Como um ponto negativo desta versão está o fato de que o gerador apresenta uma natureza estática, mantendo um caminho para a corrente entre a alimentação (Vdd) e o terra (Gnd) durante a leitura do seu conteúdo, possuindo portanto um considerável consumo de potência [3]. Este trabalho apresenta uma nova versão do mesmo gerador, desta vez proporcionando uma melhoria significativa em relação ao projeto original. O módulo gerado inclui um dispositivo de pré-carga, controlado pelo sinal de clock, junto com uma série de otimizações que reduzem drasticamente o consumo e aumentam o desempenho das memórias geradas. Em [2] foi também proposto um gerador de ROM. Mas enquanto [2] se concentra na geração de memórias de alto desempenho, este trabalho se concentra na liberdade de projeto, permitindo ao projetista, através de uma interface amigável, definir não somente o tamanho e número de palavras, mas as dimensões de quase todos os elementos envolvidos, assim como o formato da memória (fator de forma). Os elementos básicos das memórias geradas pela ferramenta podem ser visualizados na Figura 1. As bitlines são carregadas durante a fase de baixa do clock (Φ) pelo dispositivo de pré-carga, ao mesmo tempo em

3 que as wordlines são pré-descarregadas pelos buffers (inversores) dos decodificadores de linha. A presença de um transistor no núcleo da ROM (que é composto pela intersecção das bitlines com as wordlines) implica no valor 1 lógico para este bit. Parte do endereço entra no decodificador de linha e parte no decodificador de coluna a fim de selecionar qual palavra será lida. Os inversores de saída se comportam como buffers, regenerando o sinal e acelerando a leitura. Figura 1 Elementos básicos de uma memória ROM. O fluxo de projeto de uma ROM implica em vários passos que devem ser executados com precisão. O desempenho esperado depende de um balanceamento entre os parâmetros dos vários elementos que compõem a memória. Por isso, se faz necessário um alto grau de controle durante a geração automática. A ferramenta proposta permite ao projetista determinar tais parâmetros, sendo esta a principal motivação deste trabalho. Um fluxo de projeto mostrando o controle sobre a geração é sugerido com detalhes na seção 4 conteúdo, onde estão guardadas as palavras a serem armazenadas na memória. O usuário interage com a ferramenta configurando os parâmetros desejados para as dimensões dos elementos da ROM. A partir dai se obtém um arquivo de saída em formato CIF (Caltech Intermediate Format) correspondente ao layout da memória, juntamente com uma rápida visualização deste. A ferramenta é capaz de gerar rapidamente memórias de grande capacidade com poucos cliques do projetista, em poucos centésimos de segundo e garantindo a ausência de erros de DRC (Design Rule Checking). As memórias geradas foram simuladas eletricamente para validar a geração e para mostrar a capacidade de otimização possibilitada pela liberdade de projeto oferecida pela ferramenta. Este trabalho apresenta também os resultados de simulações de várias possibilidades de geração automática. A organização deste artigo se dá como segue: a seção 2 apresenta a topologia das memórias geradas, a seção 3 explica a ferramenta em detalhes, a seção 4 demonstra o fluxo de projeto sugerido para os usuários da ferramenta, a seção 5 apresenta os resultados de simulações e, finalmente, a seção 6 conclui este trabalho. 2. TOPOLOGIA DAS ROMs GERADAS A topologia das ROMs geradas pela ferramenta pode ser visualizada na Figura 3. Figura 2 - Fluxo de projeto básico da utilização da ferramenta. A utilização da ferramenta se dá como mostrado na Figura 2. As entradas da ferramenta são um arquivo de tecnologia, onde estão incluídas as regras de desenho relativas à tecnologia-alvo de fabricação, e um arquivo de Figura 3 - Topologia das ROMs geradas pela ferramenta. Temos quatro blocos principais, sendo eles:

4 O núcleo, onde são armazenadas as palavras do conteúdo. O bloco de pré-carga que é controlado pelo clock e garante a característica dinâmica das memórias geradas. O decodificador de linha, responsável pela decodificação dos bits mais significativos do endereço; O decodificador de coluna, responsável pela decodificação dos bits menos significativos do endereço, bem como pela regeneração dos sinais provenientes da leitura. Na fase baixa do clock, o bloco de pré-carga carrega as bitlines - que são linhas de metal que percorrem verticalmente o núcleo - com o valor de Vdd (alimentação). Ao mesmo tempo, as wordlines - linhas de polisilício que percorrem o núcleo horizontalmente - são conectadas ao terra, garantindo que nenhuma palavra estará sendo lida durante esta fase, o que reduz o consumo de potência da memória. Na fase alta do clock, a parte do endereço que entra no decodificador de linha seleciona qual linha do núcleo será lida, enquanto que os endereços que entram no decodificador de coluna selecionam qual palavra será disponibilizada na saída Dispositivos de Pré-carga Posicionados logo acima dos núcleos, os dispositivos de pré-carga são compostos por transistores PMOS (um para cada bitline) cujos gates são controlados pelo sinal de clock. Estes transistores são responsáveis por conectar as bitlines a VDD quando o sinal de clock é 0 e possuem a mesma largura dos transistores tipo N que compõem o núcleo, pois dispõem de toda fase negativa do clock para carregarem as capacitâncias associadas às bitlines. A Figura 4 mostra o posicionamento do dispositivo de précarga sobre o núcleo pré-carga, formam um arranjo do tipo pseudo-nor [3], como pode ser observado na Figura 5. Isto permite um alto grau de parametrização. Um exemplo de layout do núcleo da memória pode ser visto na Figura 6. A presença de um transistor tipo N indica o armazenamento de um '1', enquanto que a ausência indica o armazenamento de um '0'. Como o arranjo é do tipo pseudo-nor, os valores deverão ser invertidos, o que é feito pelos inversores de saída, que agem como buffers e serão explicados com mais detalhes na seção 2.4. As wordlines são feitas em polisilício e ligam-se diretamente aos gates dos transistores de uma mesma linha horizontal. Os nós de fonte de todos os transistores tipo N do núcleo estão ligados a GND através das linhas horizontais de difusão. Figura 5 - Arranjo do tipo NOR que compõe o núcleo. GND clock Transistores PMOS Bitline Figura 4 Transistores de pré-carga O Núcleo O núcleo da memória ROM é o local onde as informações estão fisicamente armazenadas através da presença ou ausência de transistores tipo N. Os transistores que compõem o núcleo, juntamente com os transistores de Figura 6 - Detalhe do layout do núcleo Decodificador de linha O decodificador de linha é implementado no centro da memória ROM, dividindo o núcleo em duas partes, o que reduz o atraso de propagação do sinal ao longo das wordlines. Ele é construído através de um arranjo do tipo

5 pseudo-nand, com seus transistores tipo P ligados ao sinal de clock. A Figura 7 mostra o diagrama lógico do decodificador. Para M bits de entrada tem-se 2M bits no decodificador, já que são necessários sinais complementares dos sinais de endereço para que a lógica seja implementada. Assim, para um determinado endereço, apenas uma linha é conectada a GND. O atraso de propagação causado pelo decodificador de linha é proporcional a M, já que sempre existirão M transistores do tipo N em série. O inversor na saída do decodificador de linha serve também como buffer para as wordlines. O decodificador de coluna seleciona, entre P bitlines, aquelas relativas à palavra do endereço da memória desejada, onde P é o número de palavras armazenado em cada wordline. As palavras que compartilham uma mesma linha no núcleo são armazenadas de forma que seus bits se intercalam. Isso acontece para facilitar o roteamento nos decodificadores de coluna, que são uma série de multiplexadores responsáveis por selecionar os bits da palavra desejada em uma determinada linha. Se imaginarmos as palavras em seqüência, como mostra a Figura 9a, para P=2, teremos um emaranhado de interconexões levando os iézimos bits de cada palavra para seus respectivos multiplexadores. Este fato se agravaria ainda mais para palavras maiores e para um numero maior de palavras por linha. Observe como a segunda opção (figura 9b), com os bits entrelaçados, apresenta um conjunto de conexões mais organizado e de menor comprimento. Figura 7 - Diagrama lógico do Decodificador de Linha. O tamanho físico do decodificador não aumenta na mesma proporção de M. O aumento no número de bits de endereço reflete-se no tamanho do decodificador apenas na direção horizontal. O ajuste de cada linha do decodificador ao pitch do núcleo é possível graças ao espelhamento vertical dos transistores do núcleo. Assim, a altura de uma linha do decodificador é equivalente à altura de duas linhas do núcleo. Torna-se importante, então, a parametrização dos buffers (inversores) das wordlines para compensar a rede de transistores de passagem em série do decodificador de linha e para drenar altas capacitâncias nas wordlines. A Figura 8 mostra um exemplo de layout do decodificador de linha. (a) (b) Figura 9 Armazenamento de palavras na mesma linha. a) seqüencial; b) intercalado. A Figura 10 mostra o exemplo da geração de um multiplexador simples com P = 4. Figura 8 - Layout do Decodificador de Linha Decodificador de Coluna Figura 10 - Layout do Decodificador de Coluna.

6 As linhas horizontais de entrada dos transistores são feitas em polisilício e percorrem todos os multiplexadores, que são implementados com transistores de passagem tipo N. A desvantagem da estratégia de layout utilizada é o número de transistores N em série igual a log 2 P. A introdução de buffers na saída nos multiplexadores é de fundamental importância para a regeneração do sinal. O controle do dimensionamento de seus transistores é necessário para definir-se um threshold que atenda ao atraso na obtenção dos sinais nas bitlines através da rede de passagem dos multiplexadores. 3. A FERRAMENTA A Figura 11 apresenta a interface da ferramenta Yarog. Do lado esquerdo de uma área de visualização há quatro seções de interação com o usuário. Primeiro, a seção de dimensionamento para configurar as espessuras de vários elementos, como alimentação, largura dos transistores do núcleo, dos buffers, das wordlines, etc. A seguir, temos a entrada do arquivo de conteúdo como o nome de um arquivo texto contendo os valores de cada palavra representados em hexadecimal. É nesta seção também, que são especificados o tamanho e o número de palavras, bem como o número de palavras por linha (o que define o formato da memória fator de forma). A entrada dos parâmetros de tecnologia se faz provendo o nome de um arquivo texto contendo as espessuras mínimas dos elementos de cada camada. Na parte de baixo da tela o usuário tem acesso às opções de visualização do layout, zoom e seleção de camadas. Figura 11 Interface da ferramenta Configurações de Dimensionamento Os parâmetros disponíveis para configuração de dimensionamento são os seguintes: Largura dos transistores tipo N e tipo P dos buffers das wordlines; Largura dos transistores de pré-carga; Dimensão das linhas de alimentação: VDD e GND; Largura dos transistores tipo N do núcleo; Espessura das linhas horizontais de difusão conectadas a GND (nodos de fonte dos transistores do núcleo); Largura dos transistores tipo N e tipo P dos inversores de saída; Espessura das bitlines. Este conjunto de parâmetros permite várias modificações no comportamento elétrico dos elementos. Por exemplo, a largura dos transistores dos buffers das wordlines, quando aumentados (ou diminuídos) proporcionalmente permitem suportar um maior (ou menor) fanout sem uma variação considerável no atraso. Ao fazer isso, o usuário estará controlando o fator de carga do buffer. Aspectos de consumo são extremamente dependentes destas configurações Entrada de conteúdo e dimensões da ROM O usuário precisa informar à ferramenta o nome do arquivo de conteúdo, que se trata de um arquivo texto com os valores de cada palavra da ROM a ser gerada, expressos em hexadecimal. Este arquivo também especifica o número de palavras, assim como o tamanho de cada palavra e o número de palavras por linhas, o que definirá o formato da ROM. Toda vez que o número de palavras por linha aumenta, o formato da memória encolhe verticalmente, assim como se expande caso o número de palavras por linha diminua. Algumas opções garantirão uma área menor, devido à redução do número de bits no decodificador de linha, que pode ser muito grande, estendendo-se de cima a baixo em determinadas memórias. Outras opções podem garantir um melhor desempenho através de um melhor balanceamento entre as capacitâncias das bitlines e wordlines Entrada do arquivo de tecnologia A entrada dos parâmetros de tecnologia é uma das vantagens da geração automática, que é baseada nas regras de desenho da tecnologia em questão. Estas medidas são obtidas através de um arquivo texto, e são utilizadas diretamente quando multiplicadas por um fator definido pelo usuário. A facilidade de edição do arquivo de tecnologia permite, de forma rápida e confiável, a migração entre diferentes tecnologias de fabricação Visualização do layout A área de visualização permite ao usuário a navegação no layout, zoom e seleção de camadas visíveis. Isto proporciona, principalmente aos projetistas menos experientes, uma melhor sensação do resultado obtido. Pode-se, por exemplo, utilizar a ferramenta para fins

7 educacionais, no qual o usuário pode visualizar diretamente na tela o efeito prático da variação nos parâmetros de configuração da memória Resultados de tempo de geração A geração de memórias ROM pela ferramenta é feita de forma muito rápida. Foram gerados alguns exemplos que são mostrados na Tabela 1, observando-se os tempos de geração e visualização para 4 memórias de tamanhos diferentes. Tabela 1 - Tempo de execução médios para a geração e visualização. Número de palavras Bits por palavra Tempo de geração do Tempo de visualização do layout(ns) layout (ns) , , ,26 1, ,235 0, , ,50125 A primeira e a segunda coluna apresentam, respectivamente, o número e o tamanho de palavras de cada memória. Nas últimas duas colunas temos o tempo médio de geração e o tempo médio de visualização, respectivamente, expressos em nanosegundos. cada vez que passa a decodificar um bit a mais (aumenta o número de palavras por linha, e, automaticamente, os bits do decodificador de linha), o que explica atrasos maiores durante a geração e visualização. A otimização de consumo pode ser feita através da melhor relação entre as capacitâncias de bitline e wordline. A Figura 12 ilustra esta característica. Tabela 2 - Tempos de geração e visualização para diferentes formatos de ROM de 256 palavras. Palavras por linha Tempo de geração do layout (ns) Tempo de visualização do layout (ns) 1 0,19 0,83 2 0,09 0,44 4 0,06 0,26 8 0,05 0, ,05 0, ,05 0, ,09 0, ,14 0, ,27 1,01 Figura 12 - Relação entre o número de palavras por linha e o tamanho e tempo de geração do layout. É importante ressaltar que foi utilizado o tempo médio, devido à diferença de tempo de execução e visualização para diferentes fatores de forma e formatos da ROM. Devido à significativa mudança nos tamanhos dos decodificadores de linha e de coluna com a mudança do número de palavras por linha, podemos observar que existe um balanceamento ideal que permite otimizações de área ou consumo. A otimização de área ocorre reduzindo-se o número de elementos que compõem os decodificadores. O decodificador de linha, por exemplo, dobra de tamanho Figura 13 - Histograma dos tempos de geração e vizualização de uma ROM de 256 palavras. Como exemplo, tomemos o caso de uma ROM de 256 palavras de 8 bits e consideremos os diferentes valores de palavras por linha expressos na primeira coluna da Error! Reference source not found.. Na segunda coluna temos os respectivos tempos médios de geração e na terceira os tempos de visualização expressos em nano segundos. Quando os dados da Error! Reference source not found. são expressos em um histograma, como mostrado na Figura 13, observamos facilmente o comportamento antes ilustrado na Figura FLUXO DE PROJETO DA FERRAMENTA

8 Como visto anteriormente, o projeto de uma memória pode ser focado em diferentes aspectos, como consumo, área ou desempenho. Devido à grande liberdade de projeto proporcionada pela ferramenta, é possível realizar a geração de memórias para as mais diferentes necessidades. Como exemplo, o fluxo citado abaixo pode ser utilizado em um projeto visando um maior desempenho da memória. Os seguintes passos são necessários: 1. Implementar o núcleo da memória com a capacidade desejada. Com isto já é possível estimar a capacitância das bitlines e wordlines; 2. Dimensionar os transistores do núcleo e de précarga de acordo com a capacitância de bitline e com o atraso requerido para este bloco; 3. Dimensionar os inversores da wordline de acordo com a capacitância de wordline e o atraso requerido para este inversor; 4. Por fim, realizar o dimensionamento apropriado do inversor de saída da ROM. Este inversor é capaz de aumentar o desempenho e reduzir o consumo da memória gerada de acordo a escolha dos tamanhos dos transistores tipo P e tipo N que os compõem. Da mesma forma, podemos ter fluxos de projeto que permitam otimizar outros aspectos, como área e consumo de corrente. 5. RESULTADOS DE SIMULAÇÕES Utilizando qualquer ferramenta capaz de importar arquivos no formato CIF e realizar extração, pode-se obter o netlist SPICE e com isso realizar simulações elétricas da memória gerada pela ferramenta. Para validar a funcionalidade dos circuitos gerados, foi realizada uma série de simulações elétricas, como as mostradas na Tabela 3. Nesta tabela são mostrados os tempos de atraso obtidos, a área ocupada pela memória, o tempo de geração e visualização do CIF (para um PC Intel 700 MHz) e os parâmetros escolhidos para os blocos de cada uma das memórias. Estes parâmetros afetam diretamente o desempenho da memória e demonstram mais uma vez a liberdade de projeto proporcionada pela ferramenta. Foram geradas três memórias de tamanhos e parâmetros diferentes, mostrando a influência destes parâmetros no desempenho de cada memória. Todas foram geradas visando à mesma tecnologia de fabricação, AMS 0.35um. A primeira e a segunda memória são capazes de armazenar 512 palavras de 8 bits e a terceira 1024 palavras de 8 bits. O atraso e o consumo de cada memória é influenciado, além dos parâmetros escolhidos para cada bloco, pelo conteúdo das memórias, uma vez que a presença de transistores para armazenar o valor lógico 1 em cada bit contribui para o aumento das capacitâncias associadas a cada wordline e bitline. Com isso, iremos sempre considerar o pior caso, ou seja, o atraso para ler uma palavra localizada em uma linha onde todas as palavras armazenam o valor 255 ( em binário), o que garante maior capacitância parasita associada àquela wordline. Podemos notar a diferença de desempenho obtida quando modificamos os parâmetros de configuração na geração de duas ROMs de mesma capacidade. A simulação de uma segunda versão da memória de 512 palavras (ROM 2), também de 8 bits, porém com configurações diferentes, mostra que é possível reduzir em 50% o período de clock da memória com pouco acréscimo de área (14%) e consumo (18%) em relação à primeira versão (ROM 1). As simulações foram realizadas com o simulador Spectre, da Cadence. 6. CONCLUSÕES Este artigo apresentou uma ferramenta capaz de gerar automaticamente memórias tipo ROM em tecnologia CMOS convencional em poucos centésimos de segundos, bastando dois arquivos de entrada e algumas configurações do usuário. Com esta ferramenta é possível realizar o projeto e obter o layout de uma memória ROM, como a da Figura 14, em poucos segundos. A possibilidade de refazer-se o projeto e visualizar-se o resultado muitas vezes até chegar ao resultado desejado diminui bastante o tempo final de projeto. A liberdade de projeto é o ponto principal da ferramenta, sendo possível dimensionar vários componentes que compõem a memória e otimizar o projeto de acordo com especificações requeridas e para a tecnologia desejada. Sendo assim, a ferramenta possibilita a geração de memórias ROM que atendam aos mais diferentes requisitos, como área, consumo, atraso e fator de forma. 7. REFERÊNCIAS [1] A. G. Girardi, F. R. P. Cortes, R. F. Hentschke, R. A. L. Reis; YARoG: Um Gerador Automático de Memória ROM Independente de Tecnologia ; IX Workshop IBERCHIP; Guadalajara - México, [2] A. Greiner, F. Pétrot; A Public Domain High Performances Portable ROM Generator ; Proceedings of the 20th EUROMICRO Conference; pp , Set [3] J. Rabaey; Digital Integrated Circui - A design Perspective; Prentice-Hall, [4] N. H. Weste, K. Eshraghian; Principles of CMOS VLSI Design; Addison-Wesley, 1992.

9 Tabela 3 - Resultados das simulações elétricas ROM 1 ROM 2 ROM 3 Tamanho da memória 512 palavras (8 bits) 512 palavras (8 bits) 1024 palavras (8 bits) Palavras por linha Largura dos transistores do núcleo 2µm 2µm 3µm Tamanho dos buffers Wp=6µm Wn=3µm Wp=15µm Wn=6µm Wp=8µm Wn=4µm Largura das difusões 2µm 2µm 2µm Tamanho dos inversores de saída Wp=12µm Wn=2µm Wp=22µm Wn=4µm Wp=16µm Wn=3µm Área 32800µm² 37400µm² 73800µm² Mínimo período de clock 2ns 1ns 2ns Consumo de potência 1,98mW 2,34mW 4,61mW Tempo de geração do layout 0,10s 0,10s 0,19s Tempo de visualização do arquivo CIF 0,31s 0,31s 0,57s Figura 14 Layout de uma ROM gerada automaticamente.