Arquitetura de Computadores EL66C 1a. Prova - Gabarito 26/04/10

Transcrição

1 1. Questão [2,0] Com respeito a operação em modo protegido, da arquitetura IA-32, pede-se: a) [1,0] Qual a finalidade do campo word count' em um descritor tipo call gate? Forneça um exemplo de sua utilização. Esse campo é necessário também em descritores de interrupção? Por que? Quando o call gate é utilizado para que uma rotina de menor privilégio chame outra de privilégio mais alto, ocorre uma mudança de pilha e, nessa ocasião, possíveis parâmetros passados na pilha pela rotina chamadora deverão ser copiados para a pilha de privilégio mais alto. Essa cópia é executada automaticamente pelo hardware, o qual utiliza o valor do campo word count para saber quantos parâmetros deverão ser copiados de uma pilha para outra. Como exemplo de utilização podemos citar uma rotina com nível de privilégio 3, a qual chama outra de privilégio 0, passando-lhe 12 bytes na pilha a título de parâmetros (= 3 parâmetros de 32 bits cada). A chamada deverá ser feita por meio de um call gate com nível de privilégio 3, o qual deverá conter o valor 3 (3 parâmetros de 32 bits cada) em seu campo word count. Descritores de interrupção não necessitam desse campo pois as rotinas de interrupção não recebem parâmetros. b) [1,0] Cite os dois motivos pelos quais na arquitetura IA-32, quando ocorre uma mudança de nível de privilégio, ocorre também uma mudança pilha. Visto que essa mudança ocorre por hw, explique como o hw determina a localização da nova pilha. Os dois motivos são: Segurança Capacidade da pilha rotinas de privilégio mais baixo não devem ter acesso a dados utilizados por rotinas de privilégio mais alto e isso poderia ocorrer se ambas compartilhassem a mesma pilha. um aplicativo de privilégio mais baixo geralmente dimensiona sua área de memória para pilha de acordo com suas necessidades, não podendo prever as necessidades de rotinas de privilégio mais alto. Caso as pilhas fossem compartilhadas as rotinas de privilégio mais alto poderiam extrapolar a capacidade da pilha comum, causando uma exceção. A localização da nova pilha é determinada pelo hw com base nos valores para SS e ESP específicos para cada pilha armazenados nos campos correspondentes do TSS da tarefa em execução. EL66C Prof. Gortan 1a. Prova - Gabarito 26/04/10 Pag. 1 de 5

2 2. Questão: [2,0] Com relação à paginação na arquitetura IA-32 responda: a) [1,0] Quantos bits compõem o endereço físico de uma página de 4 KB e onde ficam armazenados? Supondo que o hw acessa uma página, que ainda não havia sido acessada, duas vezes em seguida, explique como cada um dos dois acessos é realizado. Os 20 bits mais significativos de um endereço físico especificam o endereço do início de uma página e caracterizam assim a posição da página na memória. Os demais 12 bits caracterizam então o deslocamento, ou offset, dentro da página. Esses 20 bits mais significativos ficam armazenados na correspondente PTE da correspondente tabela de páginas. Quando o acesso é realizado pela primeira vez, o hw não encontra o endereço linear no TLB e portanto precisa obter o correspondente endereço físico a partir da PTE. Para isso o registrador CR3 aponta para o início do diretório de páginas e os 10 bits mais significativos do endereço linear indexam uma PDE no diretório. A PDE por sua vez contém o endereço físico do início da tabela de páginas correspondente e assim essa tabela é acessada. Os 10 seguintes então indexam a PTE na tabela de páginas e assim o endereço físico é obtido e também armazenado automaticamente no TLB. Quando o acesso é realizado na segunda vez, o hw encontra o endereço linear no TLB e obtém o endereço físico diretamente do TLB. b) [1,0] Cite as três causas possíveis de uma exceção tipo falha de página e explique como uma rotina de tratamento dessa exceção faz para diferenciar entre essas possíveis causas As três possíveis causas são: página não presente na memória, tentativa de escrita em uma página somente de leitura e tentativa de acesso a uma página com nível de privilégio supervisor por uma rotina com nível de privilégio apenas de usuário. A discriminação entre as três causas é possibilitada pelo código de erro colocado na pilha pelo hardware quando ocorre a exceção. Esse código possui bits específicos para cada um dos três casos: bit P bit W/R bit U/S indica se a falha foi devida a página não presente indica se a falha foi devida a tentativa de escrita em página somente de leitura indica se a falha foi devida a tentativa de acesso de página de nível S por um programa sem privilégio suficiente para isso. EL66C Prof. Gortan 1a. Prova - Gabarito 26/04/10 Pag. 2 de 5

3 3. Questão: [2,0] a) [1,0] Codifique o número 4989,3125 em notação ponto flutuante precisão simples (total de 32 bits). Expresse a resposta na forma hexadecimal. Indique claramente os passos realizados para chegar ao resultado. Sinal positivo = 0 b Parte inteira = b (indicar processo de obtenção) Parte fracionária 0,3125 = 0,0101 b (indicar procedimento de obtenção) Logo 4.989,3125 = ,0101 = 1, x 2 12 Expoente = 12 polarizando vale = 139 = b Juntando as várias partes: Em hexadecimal: 459BEA80 h b) [1,0] Um processador da arquitetura IA-32 deve comutar sequencialmente 3 tarefas A, B e C, a cada 10 ms. Para isso ele recebe uma interrupção vinda de um hardware externo a cada 10 ms e essa interrupção indexa um task gate na IDT, o qual aponta para a tarefa D, pertencente ao sistema operacional, e responsável por alternar o controle entre as tarefas A, B e C. Com respeito às ações da tarefa D, responda: b1) A tarefa D necessita salvar o contexto da tarefa interrompida e restaurar o contexto da próxima tarefa? Justifique a resposta explicando como o contexto é salvo/restaurado. Não, o salvamento ocorre automaticamente, executado pelo hardware, que armazena todo o contexto da tarefa automaticamente em seu TSS. b2) Como tarefa D faz, quando por exemplo ela interrompeu a tarefa A, para que após seu retorno não seja mais a tarefa A a continuar a execução e sim a tarefa B? Quando a tarefa D assume o controle, no campo Back Link de seu TSS está armazenado o seletor que aponta para o task gate da tarefa A, que havia sido interrompida. Ao executar a instrução IRET, o controle é retornado para a tarefa apontada pelo seletor armazenado no back link. Se esse valor não for alterado, o controle retornará para a tarefa A. Como porém deseja-se que o controle retorne para a tarefa B, e não para a A, a tarefa D deverá alterar esse campo para que contenha o seletor que aponte para a tarefa B antes de retornar executando IRET. EL66C Prof. Gortan 1a. Prova - Gabarito 26/04/10 Pag. 3 de 5

4 4. Questão: [2,0] Com relação ao subsistema de cache dos processadores: a) [1,0] Explique o que significa o termo linha de cache e discuta os prós e contra de aumentar indiscriminadamente seu tamanho. Quais os tamanhos típicos de uma linha em processadores 486? E em processadores Pentium? Linha de cache é a quantidade de bytes que são movidos de uma só vez da memória externa para a cache. O tamanho típico em processadores 486 era de 16 bytes, enquanto que na linha Pentium é de 32 bytes. Um aumento da linha de cache tem a vantagem de simplificar e reduzir o tamanho do diretório da cache, uma vez que linhas mais longas terão um endereço mais curto a ser armazenado no diretório. A desvantagem de linhas muito longas porém é que elas tendem a não mais respeitar os princípios da localidade espacial e temporal e acaba-se armazenando na cache, juntamente com dados necessários, também dados que não serão utilizados, só porque pertencem a uma mesma linha. b) [1,0] Explique o que é uma cache mapeada diretamente, mostrando vantagens e desvantagens desse tipo de arquitetura de cache. Em uma cache mapeada diretamente a memória externa é dividida em páginas de cache cujo tamanho é igual ao tamanho total da cache e cada linha de cache só pode ocupar a mesma posição na cache que ocupa em sua página de cache. A vantagem desse esquema é a simplicidade resultante do diretório, o qual só precisa armazenar o endereço da página de cache à qual cada linha pertence. A desvantagem é a perda de flexibilidade, pois se a posição de uma determinada linha já estiver ocupada e uma nova linha de mesmo número, mas de um página diferente, precisar ser armazenada, a posição ocupada deverá ser sobrescrita, ainda que todas as demais posições da cache estejam livres. EL66C Prof. Gortan 1a. Prova - Gabarito 26/04/10 Pag. 4 de 5

5 5. Questão: [2,0] a) [1,0] Explique as particularidades que diferenciam as instruções INT3 e INTO das demais instruções INTn da arquitetura IA-32. As instruções INTn da arquitetura IA-32 permitem suspender a execução de uma rotina por software, executando uma rotina de interrupção indexada pelo descritor contido na posição n da IDT. A instrução INT3 faz a mesma coisa que as demais INTn's, indexando um descritor na posição 3 (quarta posição) da IDT. Sua particularidade é que sua codificação em linguagem de máquina ocupa um único byte, diferentemente das demais INTn's que ocupam dois. Essa característica permite utilizar a INT3 para substituir qualquer outra instrução de um programa, implementando assim um break point que pode ser utilizado para debug. As demais INTn's não se prestam para essa tarefa pois só podem ser inseridas no lugar de instruções com código em linguagem de máquina de dois ou mais bytes. A instrução INTO corresponde à INT4, ou seja, aponta para um descritor na posição 4 (quinta posição) da IDT. Sua particularidade entretanto é que ao ser executada a interrupção só ocorrerá se o bit de overflow, no registrador EFLAGS, tiver sido setado. Assim essa instrução permite executar condicionalmente uma rotina de tratamento da condição de overflow. b) [1,0] Explique como funciona o controle de acesso às portas na arquitetura IA-32. A arquitetura IA-32 prevê a utilização de até (64 K) portas, sendo que para cada uma delas deve ser previsto um bit de controle em um mapa de IO's (IO Permissions bit map), o qual fica localizado no TSS de cada tarefa. Além disso, cada tarefa possui um determinado nível de privilégio de IO (IOPL), determinado pelos bits 12 e 13 do registrador de EFLAGS. Se o nível de privilégio de IO da tarefa for numericamente menor ou igual a seu nível de privilégio corrente (CPL) então o acesso às portas poderá ocorrer normalmente. Caso contrário o correspondente bit no IO Permissions bit map da tarefa será consultado. Se esse bit for zero o acesso será permitido, caso contrário ocorrerá uma exceção e o controle será assumido pela rotina de tratamento da exceção, a qual decidirá como processá-lo. EL66C Prof. Gortan 1a. Prova - Gabarito 26/04/10 Pag. 5 de 5