ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1)

Transcrição

1 ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1) Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação

2 FUNÇÃO DE MAPEAMENTO Para mapear os blocos da memória principal em linhas da memória cache, são necessários: Um algoritmo para mapear Um mecanismo para determinar o bloco da memória principal que ocupa uma dada linha da memória cache. A escolha da função de mapeamento é dito como a cache é organizada. As técnicas utilizadas são: Direta. Associativa Associativa em conjunto.

3 MAPEAMENTO DIRETO Cada bloco da memória principal é mapeado em uma única linha de cache. É representado pela seguinte equação: i = j mod m i = número da linha da memória cache j = número do bloco da memória principal m = numéro de linhas na memória cache

4 MAPEAMENTO DIRETO Temos ainda: Tamanho do endereço (s + p) bits Número de unidades endereçáveis 2 (s + p) palavras/bytes Tamanho do bloco (tamanho da linha) 2 p palavras/bytes Número de blocos na memória principal 2 (s + p) /2 p = 2 s Número de linhas na cache 2 r Tamanho da cache 2 (r + p) palavras/bytes Tamanho da tag (s r) bits Onde: P = indica uma única palavra/byte dentro de um bloco da memória principal. S = indica um único bloco da memória principal. R = indica uma linha da memória cache. (s r) rótulos que interpretam na memória caches ou blocos da memória principal.

5 MAPEAMENTO DIRETO

6 MAPEAMENTO DIRETO (EXEMPLO) 64 Kbyte de cache Os dados são transferidos entre a memória principal e a cache em blocos de 4 bytes. Significa que a cache é organizada como 16 K (2 14 ) linhas de 4 bytes A memória principal consiste em 16 Mbytes, com cada byte endereçável diretamente por um endereço de 24 bits (2 24 ). Assim, podemos considerar que a memória principal consiste em 4 M blocos de 4 bytes cada.

7 MAPEAMENTO DIRETO (EXEMPLO)

8 MAPEAMENTO DIRETO O mapeamento direto é simples e tem custo de implementação baixo. Principal desvantagem é que cada bloco é mapeado em uma posição fixa na memória cache. Assim se um programa fizer repetidas referências a palavras de dois blocos distintos, mapeados em uma mesma linha, esses blocos serão trocados continuamente na memória cache e a taxa de acertos à memória cache será baixa.

9 MAPEAMENTO ASSOCIATIVO Evita a desvantagem do mapeamento direto. Permitindo que cada bloco da memória principal seja carregado em qualquer linha da memória cache. Assim, o controle da memória cache interpreta um endereço de memória como constituído apenas por rótulos e campo de palavra. Onde o rótulo indica um bloco da memória principal. Para determinar se um bloco esta na memória cache, compare-se simultaneamente o campo de rótulo do endereço do bloco acessado, com os rótulos de todas as linhas.

10 MAPEAMENTO ASSOCIATIVO Temos ainda: Tamanho do endereço (s + p) bits Número de unidades endereçáveis 2 (s + p) palavras/bytes Tamanho do bloco (tamanho da linha) 2 p palavras/bytes Número de blocos na memória principal 2 (s + p) /2 p = 2 s Onde: P = indica uma única palavra/byte dentro de um bloco da memória principal. S = indica um único bloco da memória principal. R = indica uma linha da memória cache. (s r) rótulos que interpretam na memória caches ou blocos da memória principal.

11 MAPEAMENTO ASSOCIATIVO

12 MAPEAMENTO ASSOCIATIVO(EXEMPLO) Um endereço da memória principal consiste em uma tag de 22 bits e um número de bytes de 2 bits. A tag de 22 bits precisa ser armazenada com o bloco de dados de 32 bits para cada linha na cache. Os 22 bits mais à esquerda (mais significativo) do endereço que formam a tag. Assim, o endereço hexadecimal de 24 bits (16339C) tem a tag de 22 bits (58CE7) (binário) C (hexadecimal) (binário) C E 7 (hexadecimal)

13 MAPEAMENTO ASSOCIATIVO(EXEMPLO)

14 MAPEAMENTO ASSOCIATIVO Ele oferece maior flexibilidade para a escolha do bloco a ser substituído quando um novo bloco é trazido para a memória cache. A principal desvantagem do mapeamento associativo é a complexidade do conjunto de circuitos, necessários para comparação dos rótulos de todas as linhas da memória cache em paralelo.

15 GRAU DE ASSOCIATIVIDADE

16