Capítulo 5. Parte de Controle

Transcrição

1 Capítulo 5 Parte de Controle 5.1. Introdução Partes de controle de computadores podem ser implementadas de duas formas principais, a saber: através de lógica aleatória ou de lógica regular (ROM ou PLA microprogramadas). Ambas as técnicas são extensivamente utilizadas, porém, devido à questões de espaço e complexidade, este capítulo tratará em detalhes somente arquiteturas envolvendo ROM microprogramadas. As figuras 5.1 e 5.2 mostram um diagrama de blocos contendo as três partes principais de uma unidade de controle baseada em ROM micropropramada: o Microseqüenciador; a ROM Microprogramada; e o Registrador de Estados, o qual contém o(s) endereços do(s) próximo(s) estado(s) possível(is), e os sinais de controle (Z Control signals) necessários para ativar a parte operativa do sistema. Fig Estrutura geral de uma unidade de controle baseada em uma ROM microprogramada. 47

2 Fig ROM microprogramada: uma tabela de estados Sistemas Baseados em ROM Microprogramadas As figuras 5.3, 5.4 e 5.5 mostram detalhes de partes de controle implementadas através de ROM microprogramadas. Na fig. 5.3, os sinais de controle Z 1 Z 2 iguais a 01 indicam para a parte operativa que ela deve fornecer o sinal verde, 10, o amarelo, e o sinal 00, o vermelho. Fig ROM microprogramada para uma semáforo de trânsito. 48

3 (c) Fig ROM microprogramada para uma pilha de 4 posições: (a) estrutura do sistema; (b) diagrama de estados; (c) implementação do sistema. Fig Uma implementação típica da parte de controle para a pilha de 4 posições utilizando lógica aleatória (wired lógic). 49

4 Capítulo 6 Organização e Mapeamento de Memórias 6.1. Introdução Num contexto de sistemas computacionais a palavra memória é utilizada para designar um conjunto de bits no qual são armazenados programas e dados. Sob o ponto de vista do processador, não há muita diferença se estes programas são sistemas operacionais, assemblers, compiladores ou softwares de aplicação tais como editores de texto, planilhas ou jogos eletrônicos. É importante observar que a mesma informação que é considerada dado em um momento pode transformar-se em código no momento seguinte. Por exemplo, quando o sistema operacional está carregando um editor de texto na memória, o conjunto de instruções que formam o programa do editor de texto é considerado como dado pelo sistema operacional. Para entender o funcionamento da memória, começamos com duas alternativas para a estrutura interna da mesma; abstraímos a organização interna da memória na forma de um chip de memória; examinamos gráficos rudimentares de temporização de leitura/escrita diferenciando o funcionamento síncrono do funcionamento assíncrono de uma memória; examinamos os mecanismos de decodificação de endereços abordando mapeamento de I/O no espaço de memória; e finalmente diferenciamos os vários tipos de memória existentes Organização Interna de uma Memória Uma memória constitui-se de uma matriz (array) de células de memória, cada célula com capacidade de armazenar um bit. Da mesma forma que em programas de alto nível, estes arrays podem ser unidimensionais ou multidimensionais. Para reduzir o número de linhas 50

5 necessárias para comunicar o endereço da célula (ou palavra) que está sendo endereçada, o endereço fornecido pelo processador é codificado em N linhas de endereço. Dado este endereço, é preciso utilizar um circuito decodificador para identificar dentre as 2 N possíveis posições de memória, qual que está sendo lida/escrita. Um possível circuito decodificador é ilustrado na fig O circuito que implementa o decodificador desta figura é mostrado na fig Fig Circuito decodificador de 3 para 8 linhas. Fig Circuito que implementa o decodificador de 3 para 8 linhas. Observe que para um codificador de 3 linhas de endereço para 8 linhas de dados são necessárias 8 portas AND com 3 entradas por porta. Numa estrutura de array unidimensional, um único decodificador é necessário, conforme ilustrado na fig Considere uma memória com 4 Kbits (4096 bits). Para endereçar individualmente cada um dos bits desta estrutura são necessárias 12 linhas de endereço. Na estrutura unidimensional é necessário um decodificador com 4096 portas AND, cada uma com 12 entradas. Para simplificar os decodificadores, arrays bidimensionais são mais comumente utilizados para implementar memórias. A mesma memória de 4Kbits pode ser endereçada através de 6 linhas de endereço de linha e 6 linhas de endereço de coluna. Esta memória precisa de dois decodificadores, cada decodificador com 64 portas AND, com 6 entradas cada uma. Isto representa uma economia de (2 x 64) = 3968 portas AND. Uma estrutura interna bidimensional é mostrada na fig

6 Fig Estrutura interna unidimensional de uma memória. Fig Estrutura interna bidimensional de uma memória. Além da vantagem de redução na complexidade dos decodificadores, um array bidimensional pode reduzir o número de pinos necessários no chip de memória. Isto é feito através da multiplexação dos pinos que fornecem o endereço de linha e de coluna. A fig. 6.5 ilustra os processos de multiplexação e demultiplicação que ocorre para cada par de linhas fora e dentro do chip, respectivamente. Observe que uma estrutura similar à mostrada na fig. 6.5 terá que ser construída para cada par de linhas de endereços que compartilham pinos do chip. Fig Multiplexação de linhas de endereço para compartilhamento de pinos. Por exemplo, o chip de memória µpd da NEC Electronics que possui uma 52

7 capacidade de armazenamento de 2 Mbytes tem apenas doze linhas de endereço. Isto é conseguido endereçando os dados não bit-a-bit, mas byte-a-byte. O que significa que cada uma das células do array de memória armazena não mais um bit, mas sim um byte. Ainda assim, doze linhas de endereço seriam apenas suficiente para endereçar 2 12 = 4096 = 4Kbytes. Como é feita a mágica? A mágica é realizada por uma multiplexação externa ao chip das linhas de endereço e uma demultiplexação interna como ilustra a fig Neste chip especificamente são utilizadas 12 linhas de endereço para endereçar as linhas da matriz de memória e 9 linhas para as colunas. Portanto temos uma matriz de 2 12 x 2 9 = 4096 x 512 = 2 21 = = 2Mbytes. Fig Representação do chip µpd Pergunta: É possível implementar a mesma organização de memória (2 Mbytes) com apenas 11 linhas de endereço? E com 10? Com 11 linhas, sim: implementando o array de células com fator de forma quase igual a 1. Assim, multiplexa-se as 11 linhas de endereço para as linhas da matriz e depois dez das onze linhas para as colunas, num total de 2 11 x 2 10 = 2 21 bytes acessados. Com 10 linhas de endereço não é possível: 2 10 x 2 10 = 2 20 = = 1Mbytes Chip de Memória Agora que conhecemos a estrutura interna de uma memória, podemos subir um nível de abstração e considerar memórias como chips prontos, que podemos utilizar em um sistema computacional baseado em microprocessadores. Um destes chips é representado na fig RAS (Row Address Strobe) é o sinal que indica para o chip de memória que o endereço da linha da memória que está sendo acessada está presente no barramento de endereço. CAS (Column Address Strobe) indica que o endereço da coluna da memória que está sendo acessada está presente no barramento de endereços e WE indica que a operação é de escrita (quando está ativado) ou de leitura (quando está desativado) 1. Para operar adequadamente, os sinais de endereço e dados devem ser fornecidos ao chip de memória em sincronismo com os sinais de controle (RAS, CAS e WE). O diagrama de tempos simplificado para o ciclo de leitura é apresentado na fig A barra em cima do nome do sinal indica que o sinal é ativo baixo, isto é, o sinal deve ser considerado ativado ou verdadeiro quando o seu nível elétrico é baixo e desativado ou falso quando o seu nível elétrico é alto. 53

8 Fig Diagrama de tempo simplificado do ciclo de leitura do µpd Mapeamento de Memória Considere um chip de memória capaz de armazenar 2 Mbytes e suponha que queremos implementar um sistema microprocessado com capacidade de armazenamento de 16 Mbytes, cuja memória é organizada em palavras de 16 bits. Como organizaríamos este sistema? Uma forma natural de organizar esta memória seria colocar dois chips µpd lado a lado para formar uma palavra de 16 bits, e utilizar 4 destas combinações para alcançar os 16 Mbytes de memória desejado. Supondo que esta área de 16 Mbytes de memória inicie no endereço , a organização desta memória ficaria conforme indicado na tabela 6.1. Endereços Dados (16 bits) (23 bits) A31 A0 d15 d8 d7 d F FFFF F FFFF F FFFF F FFFF Palavras Endereçáveis Mem0 Mem1 2M Mem2 Mem3 2M Mem4 Mem5 2M Mem6 Mem7 2M Tabela 6.1. Organização do espaço de endereçamento de memória. Como a tabela 6.1 indica, as linhas de endereçamento A 22 e A 21 (A 22 /A 21 = 00, 01, 10, 11, para Mem0/Mem1, Mem2/Mem3, Mem4/Mem5, Mem6/Mem7, respectivamente) são utilizadas para fazer a seleção entre os 4 slots do sistema. Estas linhas podem ser usadas como entradas de um decodificador cujas saídas são utilizadas na geração de um sinal de Chip Select (CS) para os respectivos slots, conforme ilustrado na fig

9 Bancos de Memória Linhas de Endereço Mem0/Mem1 Mem2/Mem3 Mem4/Mem A22 A21 Chip Select' Mem0/Mem1 Mem2/Mem3 Mem4/Mem5 Mem6/Mem7 Mem6/Mem Fig Decodificador de endereços. Fig Organização do Sistema de Memória com capacidade para 16MBytes e palavras de 16 bits. 55