Organização de Computadores

Tamanho: px

Começar a partir da página:

Download "Organização de Computadores"

Jerónimo Soares
5 Há anos
Visualizações:

1 Capítulo 2-B Organização de Computadores Orlando Loques setembro 2006 Referências: principal: Capítulo 2, Structured Computer Organization, A.S. Tanenbaum, (c) 2006 Pearson Education Inc Computer Organization and Architecture, W. Stallings, Prentice Hall

2 DRAM and Processor Characteristics

3 Memória Cache The cache is logically between the CPU and main memory. Physically, there are several possible places it could be located

4 Organização Típica de Cache

5 Memória Cache Princípio da localidade de referência (Denning 68) Em geral programas concentram acessos em regiões Localidade espacial Acesso a locações aglutinadas Operações sobre tabelas, matrizes Localidade Temporal Acesso a locações que foram usadas recentemente Loop de instruções Tentar manter as palavras mais usadas na cache

6 Exemplo de localidade exemplo (... ) 0 reservado {... código do for código for (i=1; i<n; i++) { a[i] = b[i] + c[i]; b[i] += 2; i } a[ ] }... b[ ] dados e pilha c[ ] N-1 memória

7 Localidade de Referência para Páginas WEB

8 Cache Read Operation

9 Memória Cache: Eficiência H = hit ratio (fração das referências atendidas pela cache) K acessos; X acessos rápidos, (K-X) acessos lentos H= X/K Objetivo manter H alto C = cache access time M = main memory access time (agregado!) Mean access time = H*C + (1 - H)*M (M+C)? H 1; tempo médio ~ C H 0; tempo médio ~ M

10 Cache Eficiência Tempo Médio de Acesso M + C? C 1 Fração de Acertos (hit ratio)

11 Hit Ratio as a Function of Relative Memory Size Mesmo com cache relativamente pequena o hit-ratio é alto: ~75% o custo total se aproxima do custo da memória de mais baixo nível

12 Memória Cache: Detalhes Algoritmo de substituição Qual o bloco que deve ser substituído? Tratamento de Escritas Write-through: escreve também na memória principal Invalida palavras compartilhadas residentes em outras caches Write back: escreve somente na cache Complica o hardware; processadores tem que ter acesso a caches de outros Mais que um dispositivo pode estar acessando a cache: eg, dispositivo de E/S ou outro processador

13 Memória Cache: Detalhes Paralelismo Referências à memória principal podem ser iniciadas em paralelo com o acesso à cache, melhorando a média em caso de falha (menor overhead) Blocos (cache lines) Visa também atender ao princípio da localidade A transferência para a cache é feita em blocos A manipulação de blocos é mais rápida e facilita o gerenciamento da cache O tamanho da cache e o tamanho da linha são fatores relevantes

14 Unidades de Transferência

15 Cache/Main-Memory Structure

16 Memória Cache: Detalhes Organização da Cache: Unified/Unificada Cache contém instruções e dados Split Cache Caches separadas para instruções e dados Otimiza o desempenho de pipelines: menos contenção Possibilita a execução paralela de busca de instruções e de operandos Instruções não são modificadas nunca tem que ser escritas de volta!

17 Pentium II

18 Memory Hierarchies A five-level memory hierarchy. - tempo de acesso - preço tamanho

19 Memória: miscelanêa Bit = unidade básica de memória Byte = 8 bits Palavra = conjunto de bytes Espaço de Endereçamento: endereços de memória são numerados de 0 a n-1 Normalmente n=2 K, k bits permitem acessar qualquer endereço Memória Virtual/Paginação: permite trabalhar com memórias físicas reduzidas

20 Primary Memory - Memory Addresses (1) Three ways of organizing a 96-bit memory.

21 Primary Memory - Memory Addresses (2) Number of bits per cell for some historically interesting commercial computers

22 Byte Ordering (1) (a) Big endian memory (b) Little endian memory

23 Byte Ordering (2) (a) A personal record for a big endian machine. (b) The same record for a little endian machine. (c) The result of transferring from big endian to little endian. (d) The result of byte-swapping (c) *2 *24 MIJTIMS??? H

24 Error Correcting Codes (1) Number of check bits for a code that can correct a single error

25 Paridade simples P = X3 X2 X1 X0 (P X1) X1 = X3 X2 P X0 Pode detectar e recuperar um erro Não funciona se dois bits trocarem de valor! Como identificar o bit que falhou? Taxa de falhas média: um erro em 10 anos!

26 Error Correcting Codes (2) (a) Encoding of 1100 (b) Even parity added (c) Error in AC

27 Error Correcting Codes (3) Construction of the Hamming code for the memory word by adding 5 check bits to the 16 data bits.

28 Memory Packaging and Types A single inline memory module (SIMM) holding 256 MB, two of the chips control the SIMM (DIMM Dual Inline Memory Module) Taxa de falhas média: um erro em 10 anos!

29 ASCII Character Codes (1) The ASCII Character set: characters 0 31.

Documentos relacionados

ARQUITETURA DE COMPUTADORES. Organização de Sistemas Computacionais. Prof.: Agostinho S. Riofrio

ARQUITETURA DE COMPUTADORES. Organização de Sistemas Computacionais. Prof.: Agostinho S. Riofrio ARQUITETURA DE COMPUTADORES Organização de Sistemas Computacionais Prof.: Agostinho S. Riofrio Agenda 1. Unidade Central de Processamento 2. Organização da CPU 3. Interpretador 4. RISC x CISC 5. Principios