Taxas calculadoras da célula ATM em uns circuitos virtuais de simulação de circuito

Transcrição

1 Taxas calculadoras da célula ATM em uns circuitos virtuais de simulação de circuito Índice Introdução Pré-requisitos Requisitos Componentes Utilizados Convenções Compreenda o formato de célula ATM com AAL 1 Compreenda o byte de ponteiro Compreenda o preenchimento parcial Exemplos de cenários de alteração da taxa de célula Exemplo um: Configuração padrão com CES não estruturado Exemplo dois: O CES estruturado sem preenchimento parcial ou CAS Exemplo três: CES estruturado com preenchimento parcial Exemplo quatro: CES estruturado com preenchimento parcial e CAS Informações Relacionadas Introdução O comando show ces circuit interface cbr em um switch ATM do campus indica informação de circuito detalhada para uma conexão dos serviços de emulação de circuitos (CES) em uma relação da taxa de bits constante (CBR). Entre os valores indicados são a taxa de célula e a taxa de bits, segundo as indicações deste exemplo de saída: Switch#show ces circuit interface cbr 0/0/1 1 Circuit:Name CBR0/0/1:1, Circuit-state ADMIN_UP / Interface CBR0/0/1, Circuit_id 1, Port-Type T1, Port-State UP Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC Channel in use on this port: 1-24 Channels used by this circuit: 1-12 Cell-Rate: 2043, Bit-Rate cas OFF, cell_header 0x4100 (vci = 1040) Configured CDV 2000 usecs, Measured CDV unavailable De-jitter: UnderFlow unavailable, OverFlow unavaliable ErrTolerance 8, idlecircuitdetect OFF, onhookidlecode 0x0 state: VcActive, maxqueuedepth 42, startdequeuedepth 25 Partial Fill: 47, Structured Data Transfer 288 Active SoftVC Src:atm addr a.cd c vpi 0, vci 1040 Dst:atm addr c c A taxa de célula calculada varia com o número de intervalos de tempo configurados para o circuito, assim como se o preenchimento parcial e as opções do Channel Associated Signalling (CAS) estão permitidos. Este documento esclarece a fórmula que as interfaces CBR que apoiam o uso CES calcular indicado a taxa de célula. Isto é executado primeiramente ilustrando o formato de uma célula ATM que use o maior de um byte da camada de adaptação ATM 1 (AAL1) e dos tamanhos de bloco com CES estruturado.

2 Pré-requisitos Requisitos Não existem requisitos específicos para este documento. Componentes Utilizados Este documento não se restringe a versões de software e hardware específicas. Convenções Consulte as Convenções de Dicas Técnicas da Cisco para obter mais informações sobre convenções de documentos. Compreenda o formato de célula ATM com AAL 1 O CES usa a classe de serviço CBR e o AAL1 para emular uma conexão da taxa de bits constante, tal como o T1 ou E1. A recomendação I do ITU-T define o AAL1. Uma célula ATM que use o AAL1 na subcamada AAL rouba um byte do campo de virulência 48- byte da pilha para um cabeçalho AAL1. Este byte robed consiste em dois subfields: o campo do número de sequência (SN) e a proteção de número de sequência (SNP) colocam. Por sua vez, cada subfield consiste em seus próprios subfields que fornecem timestamps, números de sequência e outros bit para adaptar a natureza assíncrona do ATM ao Layer 1 síncrono. A rede ATM usa estes bit para ajudar a resolver problemas com variação de retardo da célula, célula mal inserida, e perda de célula. O AAL1 transfere dados em dois modos: Estruturado Traça uns ou vários timeslot do nível 0 de sinal digital do T1 ou E1 (DS-0) a uns Circuitos Virtuais Permanentes (PVC) ATM. Cada timeslot DS-0 ou canal representam um único circuito de Nx64 que possa transmitir dados CBR a uma taxa de 64 kbps. Por exemplo, muitos codecs video operam-se em taxas dos kbps de Nx64. O modo estruturado permite que você configure cada codec de vídeo para ter um subconjunto da largura de banda T1. Não organizado Traça a largura de banda inteira do T1 ou E1 ou todos os timeslot DS-0 a um ATM PVC. Os ambos os modos usam o byte do cabeçalho AAL1. Além, o modo estruturado igualmente rouba um outro byte para o uso como um byte de ponteiro, que dependa do tamanho de bloco. Isto é discutido na próxima seção. Estes diagramas ilustram a diferença entre as pilhas AAL1 não organizadas e estruturadas: Formato não organizado da unidade de dados de protocolo (PDU)

3 Formato estruturado PDU Nota: O byte de ponteiro é usado quando o tamanho de bloco no campo de virulência é maior de um byte. Campo Descrição Campo de número de sequência Conver gence Sublaye r Indicati on (CSI) Leva um de dois grupos de informação, que depende do PDU: Pdus de número ímpar Transporta a informação de tempo, especificamente os quatro bit de um rótulo de tempo residual síncrono (SRTS). Usar um bit somente em pdus de número ímpar significa que toma oito PDU para transportar um único selo de tempo. Esta informação, junto com o pulso de disparo de rede ATM comum, torna possível reconstruir a sequência original do pulso de disparo no lado do receptor. Se o SRTS não é usado, o valor deste campo está ajustado a zero. PDU Uniforme-numerados Indica se o quadro é estruturado ou não organizado. Se estruturado, Cisco exige um byte de sobrecarga adicional cada oito pilhas

4 Contag em da sequên cia quando o tamanho de bloco dentro do campo de virulência é maior de um byte. Este byte é sabido como o byte de ponteiro. Apoia um modulo-8 ao contrário de identificam células ATM MIS-arranjadas em sequência, misinserted e de faltas. Campo da proteção de número de sequência verificaç ão de redundâ ncia cíclica (CRC)- 3 Paridad e Protege a informação de cronometragem e de seqüenciamento importante levou dentro os campos de contagem CSI e de sequência. Fornece a proteção adicional contra erros de bit no cabeçalho AAL1. Cobre os primeiros sete bit do encabeçamento, desse CSI, de contagem da sequência, e de CRC-3. Compreenda o byte de ponteiro O AAL1 estruturado usa blocos do comprimento fixo de dados. Cada bloco consiste em algum número de octetos para apoiar os canais de voz do usuário múltiplo dentro de um virtual circuit (VC). Um ponteiro de carga útil é necessário no serviço estruturado desde que o bloco AAL1 é maior de um octeto. A disposição real dos dados de kbps de Nx64 dentro dos blocos depende do tipo de sinalização. Sinalização do canal comum Codifique Nx64 sem sinalizar envolve a coleção de um octeto de cada intervalo de tempo e então de agrupá-los em ordem. Channel Associated Signalling Cada bloco AAL1 é dividido em duas seções. O primeiro leva o payload dos kbps de Nx64, quando o segundo levar os bit de sinalização. O payload parte da estrutura é um multiframe de comprimento, octetos Nx24 para o DS1 e octetos Nx16 para o E1. O uso do modo estruturado com o byte de ponteiro e do Channel Associated Signalling afeta a fórmula do Cells-per-second CES. Consequentemente, isto afeta o número de pilhas necessárias enviar algum valor dos kbps do tráfego através do ATM PVC. Nota: Com modo desestruturado, a função de mapeamento traça simplesmente cada bit entre a camada AAL1 e a porta de CBR do T1 ou E1. Compreenda o preenchimento parcial Uma amostra da voz digitalizada é normalmente um byte, embora muitos codecs da Voz usem menos largura de banda. Refira a Voz sobre o IP - Pelo consumo de largura de banda por chamada para mais informação. A coleção de bastante bytes, tais como exemplos de voz, para

5 encher uma célula ATM introduz o atraso do conjunto da carga útil de célula na extremidade da transmissão. A recomendação de CES do foro ATM permite a interface ATM da fonte, conhecida como a função entrelaçada CES (IWF), para transmitir somente pilhas e octetos de teste parcialmente enchidos do uso nas posições de byte não utilizado a fim reduzir tais atraso. Emita os intervalos de tempo do {id} do circuito dos ces {slot ids)} comando do {bytes} do preenchimento parcial ajustar o número de bytes em cada pilha parcialmente enchida. Note que o preenchimento parcial reduz o atraso às expensas de uma taxa de célula mais alta, como visto nos exemplos de cenário na próxima seção. Exemplos de cenários de alteração da taxa de célula Agora que você compreende os conceitos explicados neste documento, mostras desta seção como o preenchimento parcial e CAS afetam a taxa de célula com relação à taxa de bits baseada no número dos intervalos de tempo T1. Quando você lê através dos exemplos de cenário, considere estes pontos: As taxas de célula são derivadas pela divisão da octeto-taxa exigida do usuário pelo número de octetos de usuário levados pela pilha. Ou seja a taxa de célula é calculada geralmente com uma fórmula que use 47 bytes por célula, não os 53 bytes completos. O AAL1 rouba um byte mais adicional da parcela do payload 48-byte para um cabeçalho AAL1. Veja a recomendação I do ITU-T para o formato do encabeçamento. Durante um ciclo de cada oito células consecutivas, o CES estruturado introduz um outro byte para o ponteiro da estrutura AAL1 se o tamanho de bloco é maior de um octeto, que deixa 46 bytes de carga úteis pela pilha. O preenchimento parcial significa que o CES IWF não espera o número completo de exemplos de voz do octeto, mas envia um pouco pilhas parcial-enchidas para reduzir-se transmite o atraso. Nota: Todas as fórmulas descritas nos exemplos de cenário vêm diretamente da recomendação CES v2, que você pode transferir sem carga do Web site do foro ATM. Estes exemplos de cenário usam um LightStream 1010 ATM switch com um módulo port adapter T1 CES da quatro-porta (PAM) e Software Release 12.0(16) de Cisco IOS. Nestas fórmulas, o PCR representa a taxa de célula de pico e o CLP representa a prioridade de perda da célula. Exemplo um: Configuração padrão com CES não estruturado Fórmulas T1: PCR (CLP=0+1) = 1544 dados do usuário dos kbits por segundo = 4107 pilhas por segundo 4107 pilha por segundo > (1.544 x 106 bit por segundo + 130) ppm/(47 AAL1 octetos/pilha x 8 bit/octeto) Fórmulas E1: PCR (CLP=0+1) = 2048 dados do usuário do kbit/s = 5447 pilhas por segundo 5447 pilha por segundo > (2.048 x 106 bit por segundo +) ppm dos 50 pés/(47 AAL1 octetos/pilha x 8 bit/octeto) Este exemplo mostra que o CES PAM usa de fato a fórmula acima e uma taxa das pilhas por segundo de 4107 para o T1 completo.

6 ls1010-2#show ces circuit interface cbr 3/0/3 0 Circuit: Name example1, Circuit-state ADMIN_UP / oper-state UP Interface CBR3/0/3, Circuit_id 0, Port-Type T1, Port-State UP Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC Channel in use on this port: 1-24 Channels used by this circuit: 1-24 Cell-Rate: 4107, Bit-Rate cas OFF, cell_header 0xC100 (vci = 3088) Configured CDV 2000 usecs, Measured CDV unavailable De-jitter: UnderFlow , OverFlow 0 ErrTolerance 8, idlecircuitdetect OFF, onhookidlecode 0x0 state: VcAlarm, maxqueuedepth 823, startdequeuedepth 435 Partial Fill: 47, Structured Data Transfer 0 HardPVC src: CBR3/0/3 vpi 0, vci 3088 Dst: ATM2/0/0 vpi 0, vci 100 interface CBR3/0/3 no ip address no ip directed-broadcast ces circuit 0 circuit-name example1 ces pvc 0 interface ATM2/0/0 vpi 0 vci 100 Nota: Embora o modo desestruturado seja configurado explicitamente, o comando ces aal1 service structured não aparece na configuração running porque este modo é o padrão. Exemplo dois: O CES estruturado sem preenchimento parcial ou CAS Fórmula: (8000 x N)/ N é o número de 64 intervalos de tempo dos kbps. Neste exemplo, um circuito estruturado CES com intervalos de tempo dos kbps 10 Nx64 é configurado. Olhe a taxa de célula calculada: 8000 x 10/ = 1707, que os círculos mais adicionais do interruptor até ls1010-2(config-if)#ces aal1 service structured Changing to Structured deletes Unstructured circuit 0 proceed? [confirm] ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 circuit-name example2 ls1010-2#show ces circuit interface cbr 3/0/3 1 Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC Channel in use on this port: 1-5,11-15 Channels used by this circuit: 1-5,11-15 Cell-Rate: 1708, Bit-Rate cas OFF, cell_header 0xC100 (vci = 3088) Configured CDV 2000 usecs, Measured CDV unavailable Dejitter: UnderFlow unavailable, OverFlow unavaliable ErrTolerance 8, idlecircuitdetect OFF, onhookidlecode 0x0 state: VcInactive, maxqueuedepth 0, startdequeuedepth 0 Partial Fill: 47, Structured Data Transfer 10 Passive SoftVC Src: atm addr e5a.8f c81.803c.10 vpi 0, vci 3088 Dst: atm addr default Exemplo três: CES estruturado com preenchimento parcial Fórmula: (8000 x N)/K K é o número de octetos enchidos pela pilha, isso é o valor da célula parcial. Se você mantém o mesmo circuito que o exemplo dois e muda simplesmente o valor do preenchimento parcial a 20, note que a taxa de bits fica o mesmos, e a taxa de célula aumenta significativamente desde 1708 a A razão para esta é que o preenchimento parcial significa que o hardware de CES cria uma pilha quando acumula apenas 20 bytes de payload (tipicamente exemplos de voz), um pouco do que 47 bytes. ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill? <20-47> Number of octets in each AAL1 Cell ls1010-2(config-if)#ces circuit 1 timeslots 1-5,11-15 partial-fill 20 ls1010-2#show ces circuit interface cbr 3/0/3 1 Circuit: Name example2, Circuit-state ADMIN_UP / operstate DOWN Interface CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP Port Clocking networkderived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC Channel in use on this port: 1-5,11-15 Channels used by this circuit: 1-5,11-15 Cell-Rate: 4002, Bit-Rate cas OFF, cell_header 0xC100 (vci = 3088) Configured CDV 2000 usecs, Measured CDV unavailable De-jitter: UnderFlow unavailable, OverFlow unavaliable ErrTolerance 8, idlecircuitdetect OFF, onhookidlecode 0x0

7 state: VcInactive, maxqueuedepth 0, startdequeuedepth 0 Partial Fill: 20, Structured Data Transfer 10 Passive SoftVC Src: atm addr e5a.8f c81.803c.10 vpi 0, vci 3088 Dst: atm addr default Exemplo quatro: CES estruturado com preenchimento parcial e CAS A fórmula para o CES estruturado com suficiência da célula parcial, N = uniforme, K= o número dos octetos de usuário AAL1 enchidos é: 8000 x [Nx49/48]/K Refira a seção 5.1 da recomendação CES v2 para outras fórmulas, que inclui aquelas moldando E1 e J2. Nota: Antes que você permita CAS, emita o comando ces dsx1 signalmode robbedbit a fim permitir Robbed Bit Signalling assim chamado de levar os bit de sinalização ABCD. ls1010-2(config-if)#ces circuit 1 cas CAS requires: dsx1 signalmode robbedbit on CBR3/0/3 ls1010-2(config-if)#ces dsx1 signalmode robbedbit ls1010-2#show ces circuit interface cbr 3/0/3 1 Circuit: Name example2, Circuit-state ADMIN_UP / oper-state DOWN Interface CBR3/0/3, Circuit_id 1, Port-Type T1, Port-State UP Port Clocking network-derived, aal1 Clocking Method CESIWF_AAL1_CLOCK_SYNC Channel in use on this port: 1-5,11-15 Channels used by this circuit: 1-5,11-15 Cell-Rate: 4096, Bit-Rate cas ON, cell_header 0xC100 (vci = 3088) Configured CDV 2000 usecs, Measured CDV unavailable De-jitter: UnderFlow unavailable, OverFlow unavaliable ErrTolerance 8, idlecircuitdetect OFF, onhookidlecode 0x0 state: VcInactive, maxqueuedepth 0, startdequeuedepth 0 Partial Fill: 20, Structured Data Transfer 245 Passive SoftVC Src: atm addr e5a.8f c81.803c.10 vpi 0, vci 3088 Dst: atm addr default Informações Relacionadas Páginas de Suporte da Tecnologia ATM Suporte Técnico e Documentação - Cisco Systems