PSI3441 Arquitetura de Sistemas Embarcados. 15ª Aula Introdução: CPUs, Interrupções e Gerenciamento de Memória

Transcrição

1 PSI3441 Arquitetura de Sistemas Embarcados 15ª Aula Introdução: CPUs, Interrupções e Gerenciamento de Memória

2 PSI3441 Conteúdo 2ª Prova Parte 2 Considerando os Conjuntos de Instruções Taxonomia de arquitetura de computadores e de linguagem assembly Exemplos de 4 arquiteturas: ARM, PIC16F, TI C55x e TI C64x Parte 3 - Considerando CPUs: Quais os mecanismos de Entrada e Saída (I/O)? O que são modo supervisor (supervisório?), exceções e armadilhas (traps) Como é feito o mapeamento de memória e codificação (translation) de endereços? O que são Caches? Como determinar e especificar desempenho e consumo de potência de CPUs? Exemplo de projeto: Compressor de Dados

3 Arquiteturas ARM

4 Bibliografia

5 Introdução: Computação, resolução de problemas e níveis de abstração Ref: Patt & Pattel. From Bits and Gates to C and Beyond

6 Introduction to Computing Systems: From Bits and Gates to C and Beyond 2 nd Edition Yale N. Patt Sanjay J. Patel Slides prepared by Gregory T. Byrd, North Carolina State University 1-6

7 2 Temas recorrentes Abstração Forma de melhorar a produtividade não se preocupar com os detalhes até que algo errado acontece! Importante entender os components e como eles trabalham juntos. Hardware vs. Software Não é um ou outro ambos são components de um Sistema de Computação. Mesmo que voce se specialize em um deles, voce deve conhecer as capacidades e limitações de ambos. 1-7

8 Grande Idéia #1: Dispositivo de Computação Universal Todos os computadores, dado bastante tempo e memória, são capazes de computar exatamente as mesmas coisas. = = PDA Workstation Supercomputer 1-8

9 Máquina de Turing Modelo Matemático de um dispositivo que pode realizer qualquer computação Alan Turing (1937) infinite tape state transitions Toda computação pode ser realizada por alguma máquina de turing. (Turing s thesis) a,b T add a+b a,b T mul ab Turing machine that adds Turing machine that multiplies 1-9

10 1-10 Máquina Universal de Turing Uma máquina que implementa todas as máquinas de Turing isto também é uma máquina de Turing! entradas: dados, mais uma descrição da computação (outras TMs) T add, T mul a,b,c U Universal Turing Machine c(a+b) U é programável o computador também é! Instruções são parte dos dados de entrada Um computador pode emular uma Máquina Universal de Turing Um computador é um dispositivo universal de Turing.

11 Da Teoria para Prática Em teoria, computadores podem computer qualquer coisa Que seja possível computar, dado suficiente memória e tempo Na prática, resolver problemas envolve computer sob restrições. tempo Previsão de tempo, próximo frame de animação,... custo smartphone, controlador do motor automotivo,... energia smartphone, video game de mão,

12 Grande idéia #2: Transformações entre Camadas Problemas Algoritmos Linguagem Instruction Set Architecture Microarquitetura Circuitos Dispositivos 1-12

13 Como resolver um problema usando um computador? Uma sequência sistemática de transformações entre camadas de abstração. Problema Algoritmo Software Design: Escpolher algoritmos e estruturas de dados Programação: Usar linguagem para expresser o design Programa Instr Set Architecture Compilar/Interpretar: converter linguagem para instruções de máquina 1-13

14 Deeper and Deeper Instr Set Architecture Microarqu Circuitos Processor Design: Escolher estruturas para implementar ISA Logic/Circuit Design: Portas e circuitos de baixo nível para implementar componentes Process Engineering & Fabrication: Desenvolver e fabricar components de baixo nível Dispositivos 1-14

15 Descrição de Cada Nível Declaração do Problema Declarado usando linguagem natural" Pode ser ambíguo, impreciso Algoritmo Procedimento passo-a-passo, garantido para terminar definiteness, effective computability, finiteness Programa Expressa o algoritmo usando uma linguagem de computação Linguagem de alto nível, linguagem de baixo nível Instruction Set Architecture (ISA) Especifica o conjunto de instruções que o computador pode realizer Tipos de dado, modos de endereçamento 1-15

16 Descrição de Cada Nível (cont.) Microarquitetura Organização detalhada de uma implementação de processador Diferentes implementações de um único ISA Circuitos Lógicos Combina operações básicas para realizer a microarquitetura Muitos modos diferentes para implementar um simples função (ex., adição) Dispositivos Propriedade dos materiais, manufacturability 1-16

17 Muitas escolhas em cada nível Resolver um Sistema de Equações Red-black SOR Gaussian elimination Jacobi iteration Multigrid FORTRAN C C++ Java PowerPC Intel x86 Atmel AVR Tradeoffs: cost performance power (etc.) Centrino Pentium 4 Xeon Ripple-carry adder Carry-lookahead adder 1-17 CMOS Bipolar GaAs

18 CPU

19 CPUs Entrada e Saída Modo Supervisor, Exceções e armadilhas (traps) Co-processadores Gerenciamento de Memória e tradução de endereços Caches Desempenho (Performance) e Consumo de Potência de CPUs Exemplo de Projeto: Compressor de Dados Computers as Components 4e 2016 Marilyn Wolf

20 3.1 CPUs O Capítulo 3 descreve aspectos das CPUs que não estão diretamente relacionados aos seus conjuntos de instruções (instruction sets) Vamos analisar um número de mecanismos que são importantes para interfacear a CPU a outros elementos do sistema, como interrupções e gerenciamento de memória Vamos também fazer uma primeira análise de aspectos da CPU que não estão relacionados à sua funcionalidade: Desempenho e Consumo de Potência são ambos atributos muito importantes de programas (softwares) que estão apenas indiretamente ligados ao conjunto de intruções que a eles utilizam Computers as Components 4e 2016 Marilyn Wolf

21 3.1 CPUs As primeiras seções deste capítulo analisam atributos funcionais de execução: Na seção 3.2 nós estudaremos mecanismos de entrada/saída, incluindo ocupado/espere (busy/wait) e interrupções Na seção 3.3 introduziremos vários mecanismos específicos para operações, como a detecção de erros internos e proteção dos recursos da CPU Na seção 3.4 introduziremos co-processadores que oferecem um suporte otimizado para partes do conjunto de instruções Na seção 3.5 descreveremos a visão que a CPU tem da memória, tanto gerenciamento quanto cacheamento Computers as Components 4e 2016 Marilyn Wolf

22 3.1 CPUs Das seções 3.6 à 3.9 trataremos de atributos nãofuncionais de execução: Seção 3.6 analisa o desempenho Seção 3.7 analisa o consumo de potência Seção 3.8 analisa aspectos de segurança e proteção (safety e security) Seção 3.9 utilizaremos um compressor de dados como exemplo de um programa (software) simples e interessante Computers as Components 4e 2016 Marilyn Wolf

23 3.2 Dispositivos de I/O (Entrada/Saída) Dispositivos de entrada e saída usualmente contam com algum componente analógico ou não-eletrônico: Um disco rígido possui um disco em rotação e eletrônica analógica de escrita/leitura Por outro lado, a lógica digital mais próxima da CPU segue as os mesmos conceitos da lógica em sistema computacional Estrutura típica de um dispositivo I/O: A interface entre a CPU e o os elementos internos do I/O tratam-se de registradores CPU reg status reg dados mecanismos Computers as Components 4e 2016 Marilyn Wolf

24 3.2 Dispositivos de I/O (Entrada/Saída) A CPU conversa com o dispositivo lendo e escrevendo nos registradores. Dispositivos de I/O possuem tipicamente muitos tipos de registradores: Registradores de Dados armazenam valores que são tratados como dados pelo dispositivos, como dados para escrita/leitura Registradores de Status fornecem informações sobre a operação do dispositivo, p.ex. se a operação atual terminou. Alguns registradores podem ser de apenas leitura, como registradores de status que indicam quando o dispositivo terminou. Novamente, normalmente inclui componentes não digitais CPU reg status reg dados mecanismos Computers as Components 4e 2016 Marilyn Wolf

25 Discussão Explicite a diferença entre Arquitetura Microarquitetura Organização ABI 1

26 Arquitetura ARM

27 Famílias ARM

28 ISA dos processadores Cortex-M

29 Cortex M0,M0+,M1

30 Nosso Foco

31 Aplicações dos vários processadores ARM Cortex-M Nosso Foco

32 Características em nível de sistema e funções de debug dos processadores ARM Cortex-M

33 O processadores ARM Cortex-M0 e Cortex-M0+

34 Processadores Cortex-M

35 O Núcleo (CORE) Cortex M0

36 Implementação Cortex-M0

37 O Núcleo (Core) Cortex M0+

38 Implementação Cortex-M0

39 O processadores ARM Cortex-M0 e Cortex-M0+ São processadores de 32 bits do tipo Reduced Instruction Set Computing (processador RISC), baseados em uma especificação de arquitetura chamada Armv6-M. A interface de barramento e caminhos de dados internos são de 32 bits de largura. Tem 16 registradores de 32 bits no banco de registradores (R0 a R15). No entanto, alguns desses registradores têm finalidades especiais (por exemplo, R15 é o contador do programa; R14 é um registrador chamado de link register e R13 é o ponteiro de pilha). O conjunto de instruções é um subconjunto do Thumb ISA. A maioria das instruções são 16 bits para possibilitar alta densidade de código. Suporte para até 4 GB de espaço de endereço. Arquitetonicamente o espaço de endereço é dividido em um número de regiões Utiliza arquitetura Von Neumann (embora o Cortex-MO+ tenha uma arquitetura híbrida de bus devido a uma interface opcional separada de bus para acessos rápidos de registradores periféricos)

40

41 O processadores ARM Cortex-M0 e Cortex-M0+ Projetado para aplicações de baixo consumo, incluindo suporte de arquitetura para modos de descanso (sleep) no nível de projeto/implementação Incluem um controlador de interrupção chamado NVIC. O NVIC permite modos poderosos de interrupção que são também bastante flexíveis A interface de bus do sistema é do tipo pipeline, baseada em um protocolo de bus chamado de Advanced High-Performance Bus (AHP) Lite. A interface de bus permite transferências de dados de 8, 16 e 32 bits e também permite a inserção de estados de espera. O Cortex-MO+ também tem uma interface de bus opcional (Single Cycle I/O interface) para registradores periféricos de alta velocidade, que é separada do bus principal

42 O processadores ARM Cortex-M0 e Cortex-M0+ Suportam várias funcionalidades para implementação de um sistema operacional como temporizador de sistema do tipo tick timer, stack pointer escondido, e exceções dedicadas específicas para o OS Inclui várias funções de debug para possibilitar a criação eficiente de aplicações pelos desenvolvedores de software Planejados para ser de fácil uso. Praticamente tudo pode ser programado em C e na maioria dos casos não há a necessidade de extensões do C ou suporte de manejo de interrupções Oferece bom desempenho na maioria das aplicações de processamento de dados e controle de I/O

43 Pipeline em dois estágios no processador ARM Cortex-M0+

44 Redução de consumo de potência

45 Exemplo de um microcontrolador baseado em núcleo ARM

46 Atenção Núcleo ARM Processador ARM Microcontrolador baseado em ARM

47 Um microcontrolador simples

48 Componentes típicos de um microcontrolador

49 Um diagrama simplificado do Cortex-M0

50 Um diagrama simplificado do Cortex-M0+

51 Microcontrolador baseado no Cortex M0+ com suporte a depuração

52 Um sistema simples com o ARM Cortex-M0

53 Um sistema simples com o ARM Cortex-M0+

54 Um sistema simples com o ARM Cortex-M0+ e um controlador DMA

55 Placa Freedom, usando o microcontrolador Contex- M0 MKL25Z128VLK4

56 Família de microcontroladores Kinetis KL25

57 Software Inicialização e Boot Execução Bare Metal Sistema Operacional MBED-OS sistema operacional Real-Time para IoT

58 MBED-OS

59 Pontos para reflexão arquitetura von Neumann ou Harvard? RISC puro? Core Cortex-M, processador Cortex-M, microcontrolador Cortex-M, plataforma Cortex-M Software para plataformas baseadas em microcontroladores com Cortex-M

60 Amanhã no Lab...

61 Próximas aulas Desempenho Taxonomia Entrada-Saída Hierarquia de Memória DMA Design de processadores Design de Software