1 a Questão Unidade I e II (45 pontos)

Transcrição

1 DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO CURSO DE CIÊNCIA DA COMPUTAÇÃO SISTEMAS OPERACIONAIS I SEM/08 Teste 1 Unidades I e II Total: 200 pontos Aluno: Escore: 1 a Questão Unidade I e II (45 pontos) Para responder esta questão considere cada afirmativa como composta por duas sentenças (A = A 1 A 2 ), onde a função fornece como resultado a seguinte tabela lógica: A 1 A 2 F F 0 F V 1 V F 2 V V 3 Observação: cada 3 respostas erradas anulam uma correta. ( 2 ) ( 0 ) ( 0 ) ( 1 ) ( 1 ) ( 1 ) ( 2 ) ( 0 ) Numa máquina RISC, o ciclo das instruções ocupa um mesmo intervalo de tempo e apenas duas fazem acesso à memória primária. Num processo multithread todas as threads compartilham o mesmo espaço de endereçamento e competem de forma independente pelo controle da CPU. Numa arquitetura multiprocessada, tipo o sistema Core 2 Quad da Intel, vários processos executam concorrentemente e as memórias cache e primária são compartilhadas por todos os processadores. A diferença entre uma DLL e uma Lirabry Function é que a primeira não é incorporada ao código do processo que a utiliza enquanto que a incorporação da segunda é feita durante o processo de Link Edição. Em sistemas como o Solaris, que faz uso de um conceito de LWP Light Weight Process, é permitido ao programador associar num mesmo código, várias ULTs a uma única LWP como também uma ULT a várias LWPs. As máquinas de um endereço usam a pilha como localização implícita para os operandos de cada instrução, já nas máquinas de dois endereços o acumulador AC é sempre usado como o endereço de destino para o resultado da operação. Das opções para controle de exclusão mútua conhecidas por mascaramento das interrupções e instrução atômica, a primeira apresenta a vantagem de poder ser usada em ambientes multiprocessados e a segunda de proporcionar um emprego mais seguro que a primeira. Starvation é um caso especial de deadlock onde a relação de dependência se apresenta na forma de 1:1, enquanto no deadlock esta relação pode englobar até n processos. Um semáforo binário, quando usado para exclusão mútua, emprega o mesmo esquema operacional do semáforo comum, já quando usado para sincronização, deve ser decrementado por uma unidade de execução e incrementado por outra. No emprego da instrução atômica como instrumento de controle do acesso à uma região crítica, o código fica em busy waiting, o semáforo, por outro lado, também é uma instrução atômica porém, por construção, o código fica em espera na condição de bloqueado, liberando a CPU para outros processos. A cada semáforo corresponde uma fila de unidades pendentes que somente são liberadas, uma a uma, quando o semáforo correspondente é sinalizado (liberado). A unidade liberada é transferida para a primeira posição de fila de unidades prontas (Ready Queue). Blocked, Suspended Blocked e Suspended Ready, representam diferentes níveis de prioridade de execução de um processo, onde Suspended Blocked é o de menor prioridade. ( 1 ) A chamada de uma rotina do sistema (System Call) gera uma interrupção assíncrona e o endereço da rotina

2 ( 2 ) chamada é extraído da tabela de interrupções mantida pelo SO. Numa estrutura de Pipeline, os maiores problemas de seu desempenho estão ligados aos desvios (condicionais e incondicionais) e aos casos de dependência de dados entre instruções consecutivas. Um barramento pode ser síncrono ou assíncrono, sendo que a maioria dos microcomputadores modernos usam o modelo assíncrono por ser mais rápido e mais rousto. 2 a Questão (60 pontos) 1. Considere a ocupação da memória RAM conforme mostra a figura abaixo. 0 Interrupt Table T Stack PC: K+5 IR: 0FAB PSW: 800A SP:30AA Y Y + L Rotina de tratamento de interrupção K Aplicação Onde: A memória possui N células do tamanho de 4 bytes; Stack é a pilha de controle, T o endereço corrente do topo da pilha, que cresce na direção do maior endereço de memória e aponta para uma posição vazia; Y é uma de terminada rotina de serviço tratamento de interrupção; K é o primeiro endereço de uma aplicação em memória - Sabendo que o SO pode ser carregado em diferentes endereços de memória a cada carga (boot) e que a instrução corrente em IR é uma system call à rotina Y, responda: a) Como é encontrado / obtido o endereço inicial de Y? (10) Na área de memória que contém a tabela de interrupções, tendo o número da interrupção como índice da tabela. b) Que valores serão salvos, aonde (endereços) e por quem, antes que a rotina de tratamento da interrupção assuma o controle da CPU? (10) O conteúdo do PC = K+5 e PSW = 800A. Serão salvos pelo hardware na pilha de controle (endereços T e T+1). O topo da pilha ficará em T+2.

3 c) Em que momento e como o fluxo de execução é desviado para a rotina do SO? (10) Após o PC e o PSW serem salvos na pilha de controle, o endereço inicial da rotina do SO é carregado no PC. d) O que acontecerá com o processo corrente se a rotina do SO que chamou for do tipo bloqueante (ex. E/S) ou não loqueante? (10) Bloqueante o processo perderá a CPU, irá para a fila de Blocked e uma troca de contexto será feita. Não Bloqueante haverá apenas uma troca de modo de execução e o processo voltará à CPU ao término da rotina de serviço do SO. 2. Dado que um processador tem as seguintes características de hardware: (20) Processador 8086 com um banco de 4 registradores internos de 16 bits Célula de memória de 16 bits Instruções de máquina: 3 bits para OPCODE, 1 bit para MODE e 12 bits para Operando Barramento assíncrono 8 bits para dado e 12 bits para endereço Velocidade do processador de 1GHz Ciclo de memória igual a 15 ciclos de clock Números inteiros negativos representados em sinal magnitude Conjunto básico de instruções incluindo os seguintes comandos: OpCode Operação OpCode Operação MODE Operação 000 Halt 100 Load 0 Registrador 001 Sub 101 Sto 1 Memória 010 Mul 110 JGE 011 Div 111 Add Trecho de código em memória: Conteúdo dos registradores: End. Célula End. Célula End. Célula BA00 30D A A001 30E BA D BA01 A00 000A 304 E004 30A E001 A01 000D 305 BA03 30B BA03 A A02 30C D301 A R1: 0020 R2: 8002 R3: 13F5 R4: 0009 a) Que tipo de arquitetura tem esta máquina (zero, um, dois ou três endereços) e quanto custa (tempo) para transferir cada célula de memória para o interior da CPU? (4) R: De um endereço. T = 2x15 = 30 ns

4 b) Considerando que o estado corrente do processador apresente o seguinte conteúdo para: PC: 309 AC: 0009 e PSW: 0000, mostre o que será afetado com a execução da instrução corrente e a próxima. (8) Instrução corrente: 308 A001 R (conteúdo de AC) Próxima instrução: 309 BA01 [A01] 0009 c) Com IR: BA01, PC: 302, AC: 009 e PSW: 0000, mostre o conteúdo final das posições de memória de A00 a A03 após a execução da instrução corrente e das próximas 5 instruções. (8) A00: 0003 A01: 0009 A02: 0002 A03: Dado o algoritmo: (56) 3 a Questão (95 pontos) program produtor_consumidor; Type bsemaphore = record value: (0,1); queue: list of process; var n; s: integer; x: bsemaphore (:=?); y: bsemaphore (:=?); procedure waitb(var s: bsemaphore); if s.value = 1 then s.value =0 else s.queue process; block process procedure signalb(var s: bsemaphore); if s.queue empty then s.value = 1 else remove one process from s.queue; place the process on the ready queue end. procedure wait(var s: integer); waitb(x); s := s - 1; if s < 0 then signalb(x); waitb(y) else signalb(x) procedure signal(var s: integer) waitb(x); s := s + 1; if s 0 then signalb(y); signal(x); end. procedure produtor; repeat produz_item( ); wait(s); adiciona_item( ); signal(s); signal(n); forever; procedure consumidor; repeat wait(n); wait(s); obtem_item( ); signal(s); consome_item( ); forever; (* programa principal *) n:= (?); s:= (?); par producer; consumer; consumer; par end.

5 Responda: a) Qual a função das variáveis: n, s, x e y? (12) R n: sincronização no consumo e produção do bem (fila vazia) s: controle de exclusão para as operações de adiciona_item e obtem_item x: controle de exclusão na operação das rotinas wait() e signal() y: sincronização, para que a rotina wait(s) só complete após signal(s) / s<0 b) Para que o programa funcione adequadamente, quais valores devem ser utilizados para inicializar as variáveis: n, s, x e y? (8) R n: 0 s: 1 x: 1 y: 0 c) Qual a faixa de valores é válida para cada uma das variáveis: n, s, x e y? (12) R - n: [-2, L]; L limite superior não fornecido ( ) s: [-2, 1]; x: (0, 1) y: (0, 1) d) Verifique se a lógica do programa altera e, em caso positivo, no que altera, caso as substituições abaixo indicadas sejam implementadas: Troca de ordem das instruções: wait( n ) e wait( s ) no consumidor (8) R no caso de buffer vazio, vai prender o produtor, que não terá acesso a rotina de produção e de carga do buffer. Os códigos ficarão em situação de deadlock. Troca de ordem das instruções: signal( s ) e signal( n ) no produtor (9) R não implica em alteração da lógica de funcionamento das rotinas Troca de ordem consumidor, consumidor; produtor na rotina principal, considerando os valores iniciais para n, s, x e y estipulado por você. (10) R para esta inicialização das variáveis não acarretará qualquer problema, os consumidores ficarão presos pelo y até que o produtor produza alguma coisa. Caso y tenha sido iniciado com valor 1 ocasionará leitura de buffer vazio. 2. Analise o código abaixo: int n; binary_semaphore s = 1; binary_semaphore k = 0; void produtor ( ) { while(true){ produz_item( ); void consumidor( ) { waitb(k); while(true){ waitb(s); remove_item( ); n --

6 } waitb(s); adiciona_item( ); n ++ ; if (n == 1) signalb(k); signal(s) } if (n == 0) { signalb(s); waitb(k); } else signalb(s); consome_item( ); } } Void main( ) { n = 0; par (produtor, consumidor); } a) Verifique e informe se o código funcionará ou não corretamente. Justifique sua resposta. (12) R Funcionará corretamente. Se o consumidor for bloqueado dentro do if (n == 0) após o comando signalb(s), ao retornar a CPU ele continuará da instrução seguinte e executará o waitb(k) como desejado. b) Se for retirado o comando signalb(s) de dentro do if(n == 0), o código funcionará ou não corretamente? Justifique sua resposta. (12) R Não funcionará corretamente. Poderá ocorrer deadlock. c) O que acontecerá no início do processamento, caso o consumidor ganhe acesso a CPU antes do produtor ter gerado um primeiro item? Justifique sua resposta. (12) R O consumidor ficará impedido de consumir pela execução do comando waitb(k) fora do loop do while(). ########### BOM TRABALHO ############