UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
|
|
- João Batista Sampaio Marroquim
- 5 Há anos
- Visualizações:
Transcrição
1 UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação Profa: Simone Martins Gabarito - Lista 2 1 Considere um protótipo de uma máquina, utilizado em um laboratório de ensino de arquitetura de computadores, que possa endereçar 2048 células de memória, sendo que cada célula de memória possui 1 byte Para poder se utilizar uma memória cache, organizou-se a memória principal em blocos de 8 células A memória cache possui 16 linhas, sendo que cada linha pode armazenar um bloco a) Mostre o formato da memória cache, indicando os campos necessários (válido, tag, bloco) e o número de bits para cada campo, e o formato de um endereço da memória principal, indicando os bits que referenciam os campos da cache para os seguintes mapeamentos: 1 Mapeamento direto 2 Mapeamento totalmente associativo 3 Mapeamento associativo por conjunto, onde cada conjunto possui 2 linhas, cada uma de um bloco Considerações gerais: Como a máquina pode endereçar 2048 células de memória e cada endereço acessa uma célula, necessita-se de 11 bits para o endereço Como cada bloco que é transferido entre a memória principal e a cache possui 8 células, temos que os 3 bits menos significativos do endereço serão utilizados para identificar o byte que se quer dentro de um bloco, em qualquer dos mapeamentos Mapeamento direto Neste caso, temos uma linha por conjunto, logo teremos 16 conjuntos Em relação aos bits do endereço, precisamos de 3 bits para indicar o byte dentro do bloco, 4 bits para indicar o conjunto dentro da cache e 4 bits para indicar o rótulo (tag) Endereço 10 0 Rótulo Conjunto Desl Memória cache: 2 4 conjuntos Válido Rótulo Bloco bit 4 bits 1 bit 4 bits 1 bit 4 bits 1 bit 4 bits
2 Mapeamento totalmente associativo Neste caso, temos um único conjunto Logo, em relação aos bits do endereço, precisamos de 3 bits para indicar o byte dentro do bloco e 8 bits para indicar o rótulo (tag) Endereço 10 0 Rótulo Desl 1 conjunto Memória : Válido Rótulo Bloco bit 8 bits 1 bit 8 bits 1 bit 8 bits 1 bit 8 bits 8 3 Mapeamento associativo por conjunto com 2 linhas por conjunto Neste caso, temos 2 linhas por conjunto, então teremos 16/2=8 conjuntos Logo, em relação aos bits do endereço, precisamos de 3 bits para indicar o byte dentro do bloco, 3 bits para indicar o conjunto dentro da cache e 5 bits para indicar o rótulo (tag) Endereço 10 0 Rótulo Conjunto Desl Válido Rótulo Bloco conjuntos 1 bit 5 bits 1 bit 5 bits 1 bit 5 bits 1 bit 5 bits b) A máquina foi ligada e a seguinte seqüência de acesso a endereços foi realizada (endereços em decimal): 0,1,6,7,8,9,992,993,994,96,97,0,1,2,8,224,225,1793,1794,98,99 Indique, para cada mapeamento, se o acesso ao endereço causará uma falta (F) ou acerto (A) na memória cache Utilize o algoritmo de substituição de páginas LRU, caso seja necessário
3 Endereço Mapeamento direto 0 Falta (conteúdo não está na cache) 1 Acerto (veio no bloco quando end 0 foi acessado) 6 Acerto (veio no bloco quando end 0 foi acessado) 7 Acerto (veio no bloco quando end 0 foi acessado) 8 Falta (conteúdo não está na cache) 9 Acerto (veio no bloco quando end 8 foi acessado) 992 Falta (conteúdo não está na cache) 993 Acerto (veio no bloco quando end 992 foi acessado) 994 Acerto (veio no bloco quando end 992 foi acessado) 96 Falta (conteúdo não está na cache e entra na linha que estava o conteúdo dos endereços 992,993,994, 995, 996, 997,998,999) 97 Acerto (veio no bloco quando end 96 foi acessado) 0 Acerto (veio no bloco quando end 0 foi acessado) 1 Acerto (veio no bloco quando end 0 foi acessado) 2 Acerto (veio no bloco quando end 0 foi acessado) 8 Acerto (veio no bloco quando end 8 foi acessado) 224 Falta (conteúdo não está na cache e entra na linha que estava o conteúdo dos endereços 96,97,98, 99, 100, 101,102,103) 225 Acerto (veio no bloco quando end 224 foi acessado) 1793 Falta (conteúdo não está na cache e entra na linha que estava o conteúdo dos endereços 0,1,2,3,4,5,6,7) 1794 Acerto (veio no bloco quando end 1793 foi acessado) 98 Falta (conteúdo não está na cache e entra na linha que estava o conteúdo dos endereços 224,225,226,227,228,229,230,231) 99 Acerto (veio no bloco quando end 98 foi acessado) Endereço Mapeamento associativo por conjunto 0 Falta (conteúdo não está na cache) 1 Acerto (veio no bloco quando end 0 foi acessado) 6 Acerto (veio no bloco quando end 0 foi acessado) 7 Acerto (veio no bloco quando end 0 foi acessado) 8 Falta (conteúdo não está na cache) 9 Acerto (veio no bloco quando end 8 foi acessado) 992 Falta (conteúdo não está na cache) 993 Acerto (veio no bloco quando end 992 foi acessado) 994 Acerto (veio no bloco quando end 992 foi acessado) 96 Falta (conteúdo não está na cache) 97 Acerto (veio no bloco quando end 96 foi acessado) 0 Acerto (veio no bloco quando end 0 foi acessado) 1 Acerto (veio no bloco quando end 0 foi acessado) 2 Acerto (veio no bloco quando end 0 foi acessado) 8 Acerto (veio no bloco quando end 8 foi acessado) 224 Falta (conteúdo não está na cache e entra na linha que estava o conteúdo dos endereços 992,993,994, 995, 996, 997,998,999 pelo algoritmo LRU) 225 Acerto (veio no bloco quando end 224 foi acessado) 1793 Falta (conteúdo não está na cache) 1794 Acerto (veio no bloco quando end 1793 foi acessado) 98 Acerto (veio no bloco quando end 96 foi acessado) 99 Acerto (veio no bloco quando end 96 foi acessado)
4 Endereço Mapeamento totalmente associativo 0 Falta (conteúdo não está na cache) 1 Acerto (veio no bloco quando end 0 foi acessado) 6 Acerto (veio no bloco quando end 0 foi acessado) 7 Acerto (veio no bloco quando end 0 foi acessado) 8 Falta (conteúdo não está na cache) 9 Acerto (veio no bloco quando end 8 foi acessado) 992 Falta (conteúdo não está na cache) 993 Acerto (veio no bloco quando end 992 foi acessado) 994 Acerto (veio no bloco quando end 992 foi acessado) 96 Falta (conteúdo não está na cache) 97 Acerto (veio no bloco quando end 96 foi acessado) 0 Acerto (veio no bloco quando end 0 foi acessado) 1 Acerto (veio no bloco quando end 0 foi acessado) 2 Acerto (veio no bloco quando end 0 foi acessado) 8 Acerto (veio no bloco quando end 8 foi acessado) 224 Falta (conteúdo não está na cache) 225 Acerto (veio no bloco quando end 224 foi acessado) 1793 Falta (conteúdo não está na cache) 1794 Acerto (veio no bloco quando end 1793 foi acessado) 98 Acerto (veio no bloco quando end 96 foi acessado) 99 Acerto (veio no bloco quando end 96 foi acessado) 2 Considere um processador com um relógio de 1 GHZ e com dois níveis de cache na sua hierarquia de memória As instruções que armazenam dados na memória e as que lêem dados da memória primeiro verificam se a palavra desejada se encontra na memória cache de nível 1 Se a palavra não for encontrada, então procura-se a palavra em uma memória maior denominada de nível 2 Caso a palavra não seja encontrada nesta memória, procura-se a palavra na memória principal Abaixo encontra-se uma tabela com as características das caches: Identificação da memória Taxa de acerto Tempo de acesso quando ocorre acerto Cache nível 1 85 % 2 ns Cache nível 2 90 % 20 ns Memória principal 100 % 200 ns a) Calcule o tempo médio de acesso à memória Taxa de acerto em L1 Tempo de acesso à L1+ Taxa de falta em L1 ((Taxa de acerto em L2 (Tempo de acesso à L1 + Tempo de acesso à L2)) + (Taxa de falta em L2 (Tempo de acesso à L1 + Tempo de acesso à L2 + Tempo de acesso à MP)))=0, ,15 ((0,9 22)+(0,1 222))=1,7 + 0,15 (19,8 + 22,2) = 1,7 + 6,3=8 ns b) Considere a execução de um programa em que 15 % das instruções executadas são de leitura da memória, 10 % para armazenamento na memória e que o número médio de ciclos por instrução para as outras instruções executadas é igual a 2Calcule o número médio de ciclos por segundo (CPI) quando este processador executa este programa Neste caso considere que o tempo gasto para executar instruções de acesso à memória é composto somente pelos tempos de acesso à memória Como o relógio é de 1 GHZ, temos que cada ciclo tem a duração de 1 ns Logo, para as instruções de acesso à memória são utilizados 8 ciclos CPI= 0, ,75 2= 2,0 + 1,5 = 3,5
5 c) Calcule a aceleração que esta configuração possui em relação a um sistema que não possua a cache de nível 2 Caso não existisse a memória de nível 2, o tempo de acesso médio seria igual a: Taxa de acerto em L1 Tempo de acesso à L1+ Taxa de falta em L1 (Tempo de acesso à L1 + Tempo de acesso à MP) = 0, , = 1,7 + 30,3 = 32 ns Logo neste caso serão utilizados 32 ciclos para as instruções que realizam acesso à memória O valor de CPI é igual a 0, ,75 2 = 8 + 1,5 = 9,5 Desempenho com L2/Desempenho sem L2=Tempo de execução sem L2/Tempo de execução com L2= (9,5 Número de instruções Ciclo de relógio)/ (3,5 Número de instruções Ciclo de relógio)= 2,71 Logo a máquina com L2 é 2,72 vezes mais rápida que sem L2 3 Considere a tabela abaixo contendo os tempos de burst de CPU dos processos A, B, C, D e E, o tempo de chegada de cada um e a prioridade a eles associada Processo Tempo de burst de CPU Tempo de chegada Prioridade A B C D E a) Desenhe o diagrama de Gantt para mostrar a execução destes processos considerando cada uma das seis políticas de escalonamento: FCFS, SJF sem preempção, SJF com preempção, prioridade sem preempção (valor menor de Prioridade indica maior prioridade), prioridade com preempção e RR com quantum igual 1 A B C D E FCFS A B D C E SJF sem preemp A B A C D A A E SJF com preemp A B E C D A B A E A C D Prior sem preemp Prior com preemp A B A C A C D A A E A E A E A E A E A RR
6 b) Calcule o tempo de turnaround de cada processo para cada uma das políticas de escalonamento do item a Processo FCFS SJF s/ preemp SJF c/ preemp Prior s/ preemp Prior c/ preemp RR A B C D E c) Calcule o tempo de espera de cada processo para cada uma das políticas de escalonamento do item a Processo FCFS SJF s/ preemp SJF c/ preemp Prior s/ preemp Prior c/ preemp RR A B C D E d) Mostre qual das estratégias do item a fornece o menor tempo de espera médio FCFS=( )/5=6 SJF sem preempção=( )/5=5,8 SJF com preempção=( )/5=1,8 Prior sem preempção=( )/5=7,4 Prior com preempção=( )/5=6,4 RR=( )/5=3 Logo SJF com preempção fornece o menor tempo de espera médio 4 Considere que 3 processos chegaram no tempo 0 no sistema na seguinte ordem:1,2 e 3 O processo 1 e 2 são constituídos de um único burst de CPU com duração de 30 e 20 unidades de tempo, respectivamente O processo 3 possui 5 bursts de CPU de 2 unidades de tempo cada um e 5 bursts de I/O de 1 unidade de tempo cada um, sendo que os bursts de CPU e I/O são intercalados, ou seja, no tempo 0 o processo 3 necessita de um burst de CPU, depois ele precisa de um burst de I/O, depois de CPU, em seguida de I/O e assim por diante Mostre o diagrama de Gantt e calcule os tempos de espera e de turn-around para cada processo e tempos médios para os seguintes escalonamentos: a RR com quantum=1 b Sistema de duas filas (F1 e F2) com realimentação com as seguintes características: O escalonamento da fila F1 é RR com quantum=2 O escalonamento da fila F2 é RR com quantum =4 O escalonamento entre filas é preemptivo com prioridade sendo que os processos da fila F1 têm maior prioridade que os processos da fila F2 Os processos entram no sistema na fila de maior prioridade Quando a fatia de tempo de um processo expira e ele está na fila F1, ele passa para a fila F2 Quando a fatia de tempo de um processo expira e ele está na fila F2, ele volta para a fila F2 Quando a fatia de tempo dada a um processo não é utilizada totalmente, o processo tem sua prioridade aumentada de 1 nível
7 Observação: Considere que, se em um mesmo determinado instante de tempo, dois processos vão para a fila de prontos, sendo que um vem de uma operação de I/O e outro vem da CPU porque a fatia de tempo expirou, o processo que veio da operação de I/O fica na frente do processo que veio da CPU a Round-Robin com q= Processo Tempo de Turnaround Tempo de espera Tempo de turn-around médio=( )/3=47 Tempo de espera médio = ( )/3=25,3 b Sistemas de duas filas Processo Tempo de Tempo de espera Turnaround Tempo de turn-around médio=( )/3=43 Tempo de espera médio = ( )/3=21,3 5 Considere o problema da barbearia com o seguinte cenário Existe uma sala de espera com 5 cadeiras e um barbeiro para atender os clientes Se um cliente entra na barbearia e não existe cadeira vazia, ele vai embora Se o barbeiro está ocupado, mas existe cadeira vazia, o cliente fica esperando para ser atendido O barbeiro fica atendendo os clientes e se não tiver clientes para atender, ele fica parado esperando O seguinte código utilizando semáforos foi gerado para resolver este problema:
8 const cadeiras 5 int esperando init 0 semaphore clientes init 0 semaphore barbeiro init 0 semaphore mutex init 1 1 barbproc: process 2 while true do 3 WAIT(clientes); 4 WAIT(mutex); 5 esperando := esperando-1; 6 SIGNAL(barbeiro); 7 SIGNAL(mutex); 8 {corta o cabelo}; 9 endwhile; 10 endprocess; 11 clproc: process 12 WAIT(mutex); 13 if (esperando < cadeiras) then 14 esperando := esperando+1; 15 SIGNAL(clientes); 16 SIGNAL(mutex); 17 WAIT(barbeiro); 18 {cabelo é cortado} 19 else 20 SIGNAL(mutex); 21 endif; 22 endprocess; a) Caso somente as linhas 3 e 4 do código acima sejam trocadas uma pela outra, haverá alguma mudança na execução do programa? Se existir alguma mudança, descreva um cenário específico que mostre esta mudança de forma evidente Neste caso poderá ocorrer deadlock Considere o seguinte cenário O processo barbproc executa wait(mutex) Como mutex é inicializado com 1, este processo o colocará em 0 e executará a linha seguinte wait(clientes) Como o semáforo clientes é inicializado com 0, o processo barbproc ficará aguardando por este semáforo O processo clproc ao entrar em execução, irá executar wait(mutex) Mas o valor do semáforo mutex é 0, então este processo (e quaisquer outros processos clproc) ficará aguardando este semáforo Como o processo barbproc está esperando pelo semáforo clientes que só pode ser liberado por um processo clproc que está aguardando pela liberação do semáforo mutex que só pode ser liberado pelo processo barbproc, teremos um deadlock b) Se as linhas 6 e 7 forem trocadas uma pela outra, haverá mudança na execução do programa? Em caso positivo, mostre uma situação para a qual esta mudança seja evidente Não haverá mudança na execução do programa, porque as operações de signal não bloqueiam a execução do processo barbproc e como as duas operações signal serão executadas pelo processo barbproc (só que em ordem diferente) algum processo clproc será desbloqueado e não haverá deadlock
9 6 Considere um sistema de memória virtual com as seguintes propriedades: Podem-se endereçar 256 T bytes de memória virtual, sendo que cada endereço endereça 1 byte Páginas de 16Mbytes Pode-se endereçar 4G bytes de memória virtual, sendo que cada endereço endereça 1 byte a) Qual o tamanho total da tabela de páginas de cada processo para esta máquina, assumindo-se que utilizam-se 4 bits (válido, proteção, dirty, uso) para controle de cada página e que todas as páginas virtuais podem ser utilizadas pelo processo? Como podemos endereçar 256 T bytes = 2 48 o endereço virtual contém 48 bits Como as páginas têm 2 24 bytes, teremos 2 48 /2 24 =2 24 páginas lógicas e, portanto 2 24 entradas na tabela de páginas Cada entrada na tabela de páginas precisa de 4 bits adicionados do número de bits para indicar o início do frame Como são utilizados 32 bits para o endereço físico (log ) e o tamanho do frame é o mesmo que o tamanho da página 2 24,utilizam-se 8 bits para indicar o endereço inicial do frame Logo para cada entrada da tabela de páginas serão necessários 12 bits e o tamanho da tabela de páginas será = 192 Mbits Uma representação gráfica é mostrada abaixo: Endereço Virtual 24 Número da página 24 = 48 bits Deslocamento Tabela de páginas 2 24 entradas VPDU EF 4 bits 8 bits Endereço Físico da Página Deslocamento 12 bits Endereço Físico 8 24 = 32 bits Para Memória b) Assuma que o sistema de memória virtual descrito no enunciado seja implementado com uma TLB associativa por conjunto com 4 linhas por conjunto totalizando 512 conjuntos Mostre como é realizado o mapeamento do endereço lógico para físico neste esquema Com páginas de 16MB, os 24 bits menos significativos do endereço virtual são utilizados para especificar o deslocamento Com uma TLB associativa por conjuntos de 4 linhas com 512 conjuntos, teremos 512 índices de conjuntos Então, os próximos 9 bits de cada endereço virtual são utilizados para indexar a TLB Como cada endereço virtual tem 48 bits, =15 bits são utilizados para o
10 rótulo Cada entrada associada a um rótulo provê os 8 bits do endereço físico do início da página, como discutido anteriormente Uma representação gráfica é dada a seguir: = 48 bits Endereço Virtual Conjunto[0] Rótulo Índice Deslocamento Conjunto[1] Conjunto[2] Conjunto[511] VPDU Rótulo EF 4 bits 15 bits 8 bits VPDU Rótulo EF 4 bits 15 bits 8 bits VPDU Rótulo EF 4 bits 15 bits 8 bits VPDU Rótulo EF 4 bits 15 bits 8 bits = = = = MUX Endereço Físico da Página Deslocamento 8 24 = 32 bits Endereço Físico Para Memória
Válido Rótulo Bloco bits 8 bits 8 bits 8 bits
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO TCC04.070-Organização de Computadores I Turma :A1 Gabarito - Lista 2 1. a) 256M-1=268435455 b) Log 2 256M=
Leia maisLista de Exercícios Escalonamento de CPU. 1. Considere o seguinte conjunto de processos, com o tamanho do tempo de burst de CPU dado em milissegundos:
Lista de Exercícios Escalonamento de CPU 1. Considere o seguinte conjunto de processos, com o tamanho do tempo de burst de CPU dado em milissegundos: Tempo de Serviço Prioridade 10 3 1 1 P3 2 3 P4 1 4
Leia maisQuestões de Provas de Períodos Anteriores
Sistemas Operacionais 2010/1 Questões de Provas de Períodos Anteriores 1) Dois importantes conceitos encontrados no sistema operacional Unix são: (i) modo de execução ( execution mode ); e (ii) contexto
Leia maisDEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO SISTEMAS OPERACIONAIS I SEM/12 PROVA I. Tempo de Prova: 100 minutos / Escore Máximo: 300 pontos
DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO SISTEMAS OPERACIONAIS I - 1 0 SEM/12 PROVA I Tempo de Prova: 100 minutos / Escore Máximo: 300 pontos Aluno: G A B A R I T O Escore: Responda às perguntas de forma
Leia maisEscalonamento da CPU
Escalonamento da CPU Sistemas Operacionais Charles Tim Batista Garrocho Instituto Federal de Minas Gerais IFMG Campus Ouro Branco https://garrocho.github.io charles.garrocho@ifmg.edu.br Sistemas de Informação
Leia maisEscalonamento da CPU
Escalonamento da CPU Sistemas Operacionais Charles Tim Batista Garrocho Instituto Federal de São Paulo IFSP Campus Campos do Jordão garrocho.ifspcjo.edu.br/oso charles.garrocho@ifsp.edu.br Técnico em Informática
Leia maisSistemas Operacionais: Escalonamento de processos
Sistemas Operacionais: Escalonamento de processos Escalonamento Critérios de escalonamento Algoritmos de escalonamento Escalonamento em multiprocessadores Escalonamento tempo real Características de processos
Leia maisAlgoritmos de escalonamento
Algoritmos de escalonamento Escalonamento de Processos Sistemas Interativos Algoritmos para Sistemas Interativos: First-Come-First-Served (FIFO) Round-Robin; Prioridade; Múltiplas Filas; Utilizam escalonamento
Leia maisDavidson Rodrigo Boccardo
Gerenciamento de processos Davidson Rodrigo Boccardo flitzdavidson@gmail.com Revisão Critérios de alocação: Utilização da CPU Produtividade (Throughput) Número de processos finalizados por unidade de tempo
Leia maisSistemas Operacionais. Escalonamento de processos
Sistemas Operacionais Escalonamento de processos 1 Escalonamento de Processos Sistemas Interativos Algoritmos para Sistemas Interativos: First-Come-First-Served (FIFO) Round-Robin; Prioridade; Múltiplas
Leia maisAula 10: Escalonamento da CPU
Aula 10: Escalonamento da CPU O escalonamento da CPU é a base dos sistemas operacionais multiprogramados. A partir da redistribuição da CPU entre processos, o sistema operacional pode tornar o computador
Leia maisNotas da Aula 10 - Fundamentos de Sistemas Operacionais
Notas da Aula 10 - Fundamentos de Sistemas Operacionais 1. Escalonadores preemptivos Escalonadores preemptivos são aqueles que têm a capacidade de interromper a execução de um processo para realizar alterações
Leia maisSistemas de Computação. Processos e escalonamento
Processos e escalonamento Sistema operacional Programa que age como intermediário entre o usuário de um computador e o hardware Objetivos: Executar programas do usuário e facilitar a resolução de problemas
Leia maisLabSO Gerência de Processos. Retrospectiva da aula passada... Na aula passada... Na aula passada...
LabSO Gerência de Processos Retrospectiva da aula passada... AULA 4 Flávia Maristela (flavia@flaviamaristela.com) Romildo Martins (romildo@romildo.net) Na aula passada... Processos Estados do processo
Leia maisCadeira de Sistemas Operativos. Frequência 1º Semestre. 8 de Fevereiro de 2006
Cadeira de Sistemas Operativos 8 de Fevereiro de 2006 Leia atentamente as perguntas seguintes e responda de forma breve e precisa. Pode acompanhar a suas respostas com figuras de forma a torná-las mais
Leia maisSistemas Operacionais Gerenciamento de Processos
Universidade Estadual de Mato Grosso do Sul UEMS Curso de Licenciatura em Computação Sistemas Operacionais Gerenciamento de Processos Prof. José Gonçalves Dias Neto profneto_ti@hotmail.com Introdução Devido
Leia maisProcessos. Aula Passada. Aula Passada (2) Ciclos de CPU e de I/O (1)
Aula Passada Processos (Aula 6) Escalonamento de Processos O SO gerencia os recursos do sistema de computação em benefício dos processos Para isso, mantem estruturas de controles Tabelas (memória, I/O,
Leia maisGerência de Memória. Endereçamento Virtual (1) Paginação. Endereçamento Virtual (2) Endereçamento Virtual (3)
Endereçamento Virtual (1) Gerência de Memória Paginação Espaço de endereçamento dos processos não linearmente relacionado com a física Cada vez que são usados, os endereços virtuais são convertidos pela
Leia maisGerência de Memória. Paginação
Gerência de Memória Paginação Endereçamento Virtual (1) Espaço de endereçamento dos processos não linearmente relacionado com a memória física Cada vez que são usados, os endereços virtuais são convertidos
Leia maisPrincípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade
Memória Cache Princípio da Localidade Apenas uma parte relativamente pequena do espaço de endereçamento dos programas é acessada em um instante qualquer Localidade Temporal Um item referenciado tende a
Leia maisRedes de Computadores. Fundamentos de Sistemas Operacionais - 2º Período
Redes de Computadores Fundamentos de Sistemas Operacionais - 2º Período PARTE III: GERÊNCIA DE RECURSOS SUMÁRIO 8. GERÊNCIA DO PROCESSADOR: 8.1 Introdução; 8.2 Funções Básicas; 8.3 Critérios de Escalonamento;
Leia maisSistemas Operativos. Sumário. Escalonador da CPU. Por Prioridades Round Robin. ! Algoritmos de escalonamento
Escalonador da CPU Sumário! Algoritmos de escalonamento Por Prioridades Round Robin Por Prioridades! A cada processo é associada uma prioridade Geralmente um número inteiro (vamos considerar que os números
Leia maisFundamentos de Sistemas Operacionais
Fundamentos de Sistemas Operacionais Aula 10: Escalonadores Preemptivos Diego Passos Última Aula Escalonadores Não-Preemptivos Escalonadores não-preemptivos agem: Quando um processo requisita E/S. Quando
Leia maisSistemas Operacionais. Prof. André Y. Kusumoto
Sistemas Operacionais Prof. André Y. Kusumoto andrekusumoto.unip@gmail.com Escalonamento CPU Um vez escalonado, o processo utiliza o processador, de modo: Não preemptivo (FIFO, SJF, Cooperativo) Término
Leia maisGerência do Processador. Adão de Melo Neto
Gerência do Processador Adão de Melo Neto 1 Introdução Sistemas Multiprogramáveis: Múltiplos processos podem permanecer na memória principal compartilhando o uso da CPU. POLÍTICA DE ESCALONAMENTO São um
Leia mais6. Mostre os principais modelos de organização interna de um sistema operacional.
Trabalho 1 Sistemas Operacionais Embarcados Engenharia Elétrica Prof. Carlos Marcelo Pedroso 1 Problemas 1. O IBM 360 modelo 75 é cerca de 50 vezes mais rápida do que o IBM 360 modelo 30. Todavia, o tempo
Leia maisArquitetura de Computadores. Hierarquia de Memória. Prof. Msc. Eduardo Luzeiro Feitosa
Arquitetura de Computadores Hierarquia de Memória Prof. Msc. Eduardo Luzeiro Feitosa efeitosa@dcc.ufam.edu.br 1 Introdução Conteúdo Exemplo da biblioteca Princípio da localidade Hierarquia de memória Cache
Leia maisProcessos. Escalonamento de Processos
Processos Escalonamento de Processos Objetivos do Escalonamento Maximizar a taxa de utilização da UCP. Maximizar a vazão ( throughput ) do sistema. Minimizar o tempo de execução ( turnaround ). Turnaround:
Leia maisEA075 Memória virtual
EA075 Memória virtual Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1 Motivação Problema: programas cujos tamanhos ultrapassavam
Leia maisGrupo I [7 Val] 1. Considere os seguintes 3 algoritmos de escalonamento num sistema operativo de tempo virtual:
Número: Nome: LEIC/LERC 2012/13-1º Teste de Sistemas Operativos 24 de Novembro de 2011 Responda no enunciado, apenas no espaço fornecido. Identifique todas as folhas. Justifique todas as respostas. Duração:
Leia maisSistemas Operacionais Aula 07: Scheduling da CPU. Ezequiel R. Zorzal
Sistemas Operacionais Aula 07: Scheduling da CPU Ezequiel R. Zorzal ezorzal@unifesp.br www.ezequielzorzal.com Objetivos Introduzir o Scheduling da CPU, que é a base dos sistemas operacionais multiprogramados
Leia mais( ) Sistemas de Computação - Unifacs Professor : Marco Antônio C. Câmara - Lista de Exercícios II - Dia 18/10/2009
1ª Questão : Sobre o conceito de sistema operacional, escreva ao lado a soma dos números dos itens que considera corretos: (01) O conceito da máquina de níveis define o hardware como o nível mais baixo,
Leia maisORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1)
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 12: MEMÓRIA CACHE: FUNÇÃO DE MAPEAMENTO (PARTE 1) Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação FUNÇÃO
Leia maisUnidade III Gerência de Processos
Sistemas Operacionais Unidade III Gerência de Processos http://www.lncc.br/~lrodrigo Professor: Luis Rodrigo lrodrigo@lncc.br Página: 1 de 34 Unidade III: Gerência de Processos Conceito de Processo Materialização
Leia maisProcessos. Escalonamento de Processos
Processos Escalonamento de Processos Objetivos do Escalonamento Maximizar a taxa de utilização da UCP. Maximizar a vazão ( throughput ) do sistema. Minimizar o tempo de execução ( turnaround ). Turnaround:
Leia maisEscalonamento de Processos Uniprocessador
Sistemas Operacionais Escalonamento de Processos Uniprocessador Capítulo 9 IC - UFF 1 Objetivos do Escalonamento É a chave de multiprogramação eficiente deve ser transparente ao usuário Esolher processos
Leia maisExpoente Mantissa Frac. UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 Data de entrega 16/09/2016 por e-mail (simone@ic.uff.br)
Leia maisUniversidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação.
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de I Organização e Arquitetura Básicas B de (Parte II)
Leia maisProcessador. Processador
Departamento de Ciência da Computação - UFF Processador Processador Prof. Prof.Marcos MarcosGuerine Guerine mguerine@ic.uff.br mguerine@ic.uff.br 1 Processador Organização básica de um computador: 2 Processador
Leia maisRetrospectiva da aula passada... Escalonamento. Na aula passada... Comunicação entre processos (-- O jantar dos filósofos --)
Escalonamento Retrospectiva da aula passada... UL Flávia Maristela (flavia@flaviamaristela.com) Romildo Martins (romildo@romildo.net) Race condition Região rítica Exclusão Mútua Na aula passada... Problemas
Leia maisProcessos. Escalonamento de Processos
Processos Escalonamento de Processos Objetivos do Escalonamento Maximizar a taxa de utilização da UCP. Maximizar a vazão ( throughput ) do sistema. Minimizar o tempo de execução ( turnaround ). Turnaround:
Leia maisProcessos. Objetivos do Escalonamento. Políticas de Escalonamento. Algoritmos de Escalonamento. Maximizar a taxa de utilização da UCP.
Objetivos do Escalonamento Maximizar a taxa de utilização da UCP. Processos Maximizar a vazão ( throughput ) do sistema. Minimizar o tempo de execução ( turnaround ). Turnaround: tempo total para executar
Leia maisDefinição. ? Algoritmo de Escalonamento de CPU. ? Algoritmo do S.O. que determina qual o próximo processo a ocupar a CPU
Definição? Algoritmo de Escalonamento de CPU 6 Terminado? Algoritmo do S.O. que determina qual o próximo processo a ocupar a CPU? Executado quando ocorre estouro de Quantum ou interrupção do processo (I/O,
Leia maisLista de Exercícios de INF1019
Lista de Exercícios de INF1019 Versão 2018 Obs: estas questões servem apenas para seu aquecimento na matéria, e para revisão dos conceitos vistos na disciplina. A chance de cairem na prova é de apenas
Leia maisLEIC/LERC 2010/11 1º Teste de Sistemas Operativos
Número: Nome: LEIC/LERC 2010/11 1º Teste de Sistemas Operativos 13 de Novembro de 2010 Responda no enunciado, apenas no espaço fornecido. Identifique todas as folhas. Duração: 1h30m Grupo I [6,8 v.] 1.
Leia maisUFRJ IM - DCC. Sistemas Operacionais I. Unidade III Memória Primária. 29/04/2014 Prof. Valeria M. Bastos
UFRJ IM - DCC Sistemas Operacionais I Unidade III Memória Primária 29/04/204 Prof. Valeria M. Bastos ORGANIZAÇÃO DA UNIDADE Processador - Escalonamento Memória Primária Fundamentos Formas de Particionamento
Leia maisInstituto Superior Técnico Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores. 2º sem.
Instituto Superior Técnico Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores º sem. / // º Teste Duração:, horas Grupo I Superpilining [ valores] Admita que tem um
Leia maisSistemas Operacionais. Gerência de Processador
Sistemas Operacionais Gerência de Processador Sumário 1. Introdução 2. Funções Básicas do Escalonamento 3. Critérios de Escalonamento 4. Escalonamento 1. Não-Preemptivo 2. Preemptivo 5. Políticas de Escalonamento
Leia maisFUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5. Cristina Boeres
FUNDAMENTOS DE ARQUITETURAS DE COMPUTADORES MEMÓRIA CACHE CAPÍTULO 5 Cristina Boeres Introdução! Diferença de velocidade entre Processador e MP O processador executa uma operação rapidamente e fica em
Leia maisGerência de Recursos. Gerência do Processador
Gerência de Recursos Gerência do Processador Escalonamento Não-Preemptivos e Preemptivos Preempção - possibilidade de o SO interromper um processo em execução e substituí-lo por um outro. O Escalonamento
Leia maisQuestões de Múltipla escolha
ATPS Sistemas Operacionais Professor Matheus de Lara Calache Valor total do trabalho: 10 Cada resposta vale 0,34. Questões de Múltipla escolha 1) Processos podem ser organizados em filas como Fila de Prontos
Leia maisOrganização e Arquitetura de Computadores. Ivan Saraiva Silva
Organização e Arquitetura de Computadores Hierarquia de Memória Ivan Saraiva Silva Hierarquia de Memória A Organização de Memória em um computador é feita de forma hierárquica Registradores, Cache Memória
Leia maisSistemas Operacionais
Sistemas Operacionais Gerência de Memória Memória virtual Edson Moreno edson.moreno@pucrs.br http://www.inf.pucrs.br/~emoreno Slides baseados nas apresentações dos prof. Tiago Ferreto e Alexandra Aguiar
Leia maisEscalonamento de Processos
Escalonamento de Processos Escalonamento de processos Multiprogramação visa maximizar uso da CPU Sempre que processos estão prontos disputam CPU Algoritmo de escalonamento: maneira de escolher o processo
Leia mais1 Porque o estado de um processo deve ser salvo quando ele deixa a CPU?
1 Porque o estado de um processo deve ser salvo quando ele deixa a CPU? 2 O que é ambiente de execução? 3 Qual a finalidade da PCB? 4 Quais os componentes básicos da PCB? 5 Quais os 3 grupos de elemento
Leia maisSISTEMAS OPERACIONAIS. 1ª. Lista de Exercícios
SISTEMAS OPERACIONAIS Prof a. Roberta Lima Gomes (soufes@gmail.com) 1ª. Lista de Exercícios Data de Entrega: não há. O objetivo da lista é ajudar no estudo individual dos alunos. Soluções de questões específicas
Leia maisSSC0611 Arquitetura de Computadores
SSC0611 Arquitetura de Computadores 5ª e 6ª Aulas Revisão de Hierarquia de Memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação
Leia maisMemória virtual. Sistemas de Computação
Memória virtual Fundamentos Memória virtual separação da memória lógica do usuário da memória física somente uma parte do programa precisa estar na memória para execução espaço de endereçamento lógico
Leia maisNíveis de memória. Diferentes velocidades de acesso. Memória Cache. Memórias Auxiliar e Auxiliar-Backup
Memória Níveis de memória Diferentes velocidades de acesso Pequeno Alto(a) Cache RAM Auxiliar Auxiliar-Backup Memória Cache altíssima velocidade de acesso acelerar o processo de busca de informações na
Leia maisMemória Cache. Memória Cache. Localidade Espacial. Conceito de Localidade. Diferença de velocidade entre Processador/MP
Departamento de Ciência da Computação - UFF Memória Cache Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br Memória Cache Capítulo 5 Livro do Mário Monteiro Conceituação Princípio da localidade
Leia maisOrganização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Slide 1 Memória Virtual os primeiros computadores (início dos anos 60) tinham memória principal muito reduzida O PDP-1 funcionava com uma memória de 4096 palavras
Leia maisÉ um sinal elétrico periódico que é utilizado para cadenciar todas as operações realizadas pelo processador.
Universidade Estácio de Sá Curso de Informática Disciplina de Organização de Computadores II Prof. Gabriel P. Silva - 1 o Sem. / 2005 2 ª Lista de Exercícios 1) O que é o relógio de um sistema digital?
Leia maisGerenciamento de Memória
Gerenciamento de Memória Prof. Clodoaldo Ap. Moraes Lima Paginação Espaço de endereço de um processo pode ser não contíguo; ao processo é alocado memória física sempre que disponível. Divide memória física
Leia maisSistemas Operacionais
Introdução Sistemas Operacionais Gerência do processador (Escalonamento) Aula 05 Objetivos de um sistema operacional são: Eficiência: relação entre o uso efetivo de um recurso e a quantidade desse recurso
Leia maisa) Calcule o valor médio de CPI apresentado na execução deste programa P, utilizando-se C1 sem e com otimização.
UNIVERSIDADE FEDERAL FLUMINENSE INSTITUTO DE COMPUTAÇÃO DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO Sistemas de Computação 2016.2 Profa.: Simone Martins Lista 1 1. Um programa P foi compilado com um compilador
Leia maisSistemas Operacionais
Sistemas Operacionais Processos - Parte 3 Prof. Dr. Fábio Rodrigues de la Rocha (Processos - Parte 3) 1 / 19 Algoritmos de Escalonamento Nas aulas anterior vimos o ESCALONADOR, que é uma parte do SO responsável
Leia maisProcessos. Conceitos Básicos
Processos Conceitos Básicos Processo Abstração usada pelo S.O. para designar a execução de um programa. (1) É caracterizado por uma thread de execução, um estado corrente e um conjunto associado de recursos
Leia maisSSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 18ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Cache Método de Acesso: Associativo Localização de dados na memória
Leia mais1) Enumere e dê exemplo dos tipos de conflitos que podem ocorrer em um pipeline de instruções de um processador.
Arquitetura de Computadores II Bacharelado em Ciência da Computação DCC - IM/UFRJ Prof.: Gabriel P. Silva Data: 18/04/2005 1 ª Lista de Exercícios de Arquitetura de Computadores II 1) Enumere e dê exemplo
Leia maisSistemas Operacionais Aula 7
Sistemas Operacionais Aula 7 Anderson L. S. Moreira anderson.moreira@recife.ifpe.edu.br http://dase.ifpe.edu.br/~alsm Curso de Análise e Desenvolvimento de Sistemas de Informação Recife - PE O que fazer
Leia maisTE244 - Sistemas Operacionais Lista Exercícios 1
Carlos Marcelo Pedroso 5 de abril de 2017 Exercício 1: O IBM 360 modelo 75 é cerca de 50 vezes mais rápida do que o IBM 360 modelo 30. Todavia, o tempo de ciclo (frequência) apenas cinco vezes mais rápido.
Leia maisSistemas Operacionais Gerenciamento de Memória. Carlos Ferraz Jorge Cavalcanti Fonsêca
Sistemas Operacionais Gerenciamento de Memória Carlos Ferraz (cagf@cin.ufpe.br) Jorge Cavalcanti Fonsêca (jcbf@cin.ufpe.br) Memória Física vs. Memória do Programa Memória P Física Tamanho dos softwares
Leia maisProf. Silvana Rossetto 9 de julho de DCC/IM/UFRJ
Computação Concorrente (MAB117) Gabarito Segunda Prova Prof. Silvana Rossetto 9 de julho de 2015 1 DCC/IM/UFRJ Questão 1 (2,5 pts) O código Java abaixo implementa uma solução para o problema do barbeiro
Leia maisSistemas de Computação. Gerenciamento de memória
Gerenciamento de memória Localização de processos Um programa fica armazenado em disco como um arquivo executável binário e tem que ser colocado na memória para começar a ser executado Os processos podem
Leia maisX Y Z A B C D
29) A seguinte tabela verdade corresponde a um circuito combinatório de três entradas e quatro saídas. Obtenha a tabela de programação para o circuito em um PAL e faça um diagrama semelhante ao apresentado
Leia maisWilliam Stallings Arquitetura e Organização de Computadores 8 a Edição
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 8 Suporte do sistema operacional slide 1 Objetivos e funções Conveniência: Tornar o computador mais fácil de usar. Eficiência:
Leia maisSistemas de Informação. Sistemas Operacionais
Sistemas de Informação Sistemas Operacionais PROCESSOS E THREADS PARTE III SUMÁRIO 4. GERÊNCIA DO PROCESSADOR: 4.1 Introdução; 4.2 Funções Básicas; 4.3 Critérios de Escalonamento; 4.4 Escalonamentos Não-Preemptivos
Leia maisSemáforos. Gerenciamento de Recursos I
Semáforos O problema dos leitores/escritores, apresentado a seguir, consiste em sincronizar processos que consultam/atualizam dados em uma base comum. Pode haver mais de um leitor lendo ao mesmo tempo;
Leia maisArquitetura e Organização de Computadores
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO DEPARTAMENTO DE CIÊNCIAS EXATAS E NATURAIS CURSO DE CIÊNCIA DA COMPUTAÇÃO Arquitetura e Organização de Computadores Suporte ao Sistema Operacional Prof. Helcio
Leia mais/17. Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer
/17 Arquitetura de Computadores Subsistemas de Memória Prof. Fred Sauer http://www.fredsauer.com.br fsauer@gmail.com 2/17 S U M Á R I O PRINCÍPIO DA LOCALIDADE Conceito : gap entre processador/memória
Leia maisOrganização de computadores. Prof. Moisés Souto
Organização de computadores Prof. Moisés Souto Moisés Souto docente.ifrn.edu.br/moisessouto professor.moisessouto.com.br moises,souto@ifrn.edu.br @moises_souto Aula 06 CICLO DE INSTRUÇÕES Unidade Central
Leia maisSistemas Operativos. Objetivo. Entrega do Questionário. Exercício 1. Exercício 2. Exercício 3. Exercício 4. Grupo 1 Introdução
Sistemas Operativos Objetivo O objetivo deste questionário é levá-lo a rever os conceitos básicos dos sistemas operativos, bem como os algoritmos de scheduling e mecanismos de sincronização estudados.
Leia maisFundamentos de Sistemas Operacionais
Fundamentos de Sistemas Operacionais Aula 6: Monitores, Troca de Mensagens e Deadlock Diego Passos Última Aulas Mecanismos de Exclusão Mútua Operações atômicas. Protocolos de controle de acesso. Spin-locks.
Leia maisENADE 2011 SISTEMAS OPERACIONAIS
ENADE 2011 SISTEMAS OPERACIONAIS SOs: conteúdos comuns Gerência de processos/processador Comunicação Concorrência e Sinc. de Processos Gerenciamento de Memória Alocação de Recursos e Deadlocks Sistemas
Leia maisEscalonamento do CPU
Paulo Sérgio Almeida Grupo de Sistemas Distribuídos Departamento de Informática Universidade do Minho Função: escolher qual o processo pronto que corre em seguida Invocado possivelmente aquando: interrupções
Leia maisMemória cache (cont.) Sistemas de Computação
Memória cache (cont.) Sistemas de Computação Memórias cache CPU procura por dados em L, depois em L2 e finalmente na memória principal CPU registradores barramento de cache L cache ALU barramento de sistema
Leia maisLEIC/LERC 2008/09 Primeiro Teste de Sistemas Operativos
Nome: Número: LEIC/LERC 008/09 Primeiro Teste de Sistemas Operativos de Novembro de 008 Duração: h0m Identifique o cabeçalho de todas as folhas da prova. O teste é resolvido no espaço dedicado ao efeito
Leia maisAr qu it e t u r a a de e Sist e m a s Ope r a cion a is Fa bia n o o Ut iy a m a Ca pít u lo o 8 Ge r ê n cia a do o Pr oce ssa dor
Arquitetura de Sistem as Operacionais Fabiano Utiyam a Capítulo 8 Gerência do Processador 8/1 I ntrodução Com o surgimento dos sistemas multiprogramáveis, nos quais múltiplos processos poderiam permanecer
Leia maisCURSO TÉCNICO EM INFORMÁTICA SISTEMAS OPERACIONAIS II MEMÓRIA VIRTUAL
CURSO TÉCNICO EM INFORMÁTICA SISTEMAS OPERACIONAIS II MEMÓRIA VIRTUAL O Processo passa a possuir um espaço de endereçamento virtual. Este espaço de endereçamento pode ser maior que a memória física. S.O.
Leia maisUNIVERSIDADE LUSÓFONA DE HUMANIDADES E TECNOLOGIAS C SISTEMAS OPERATIVOS
UNIVERSIDADE LUSÓFONA DE HUMANIDADES E TECNOLOGIAS C1203 - SISTEMAS OPERATIVOS 2º Semestre 2005/2006 27/7/2007 Resolução 1. Identifique três situações em que ocorra uma transição do modo de execução utilizador
Leia maisSSC510 Arquitetura de Computadores 1ª AULA
SSC510 Arquitetura de Computadores 1ª AULA REVISÃO DE ORGANIZAÇÃO DE COMPUTADORES Arquitetura X Organização Arquitetura - Atributos de um Sistema Computacional como visto pelo programador, isto é a estrutura
Leia maisOrganização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Nível do Sistema Operacional (Parte
Leia maisSistemas Operacionais II. Linux 2: Threads, Escalonamento, Gerenciamento de Memória e Sistemas de Arquivos
Sistemas Operacionais II Linux 2: Threads, Escalonamento, Gerenciamento de Memória e Sistemas de Arquivos Threads Suporte a threads no núcleo; Foi definida uma nova chamada ao sistema não presente no Unix:
Leia mais14/05/2017. Conceitos de Processos. Conceitos de Processos. Conceito de processo
Conceito de processo Os computadores executam várias operações ao mesmo tempo. - Compilar um programa; - Enviar um arquivo para a impressora; - Exibir uma página web; - Reproduzir músicas; - Receber mensagens
Leia maisCapítulo 8: Memória Principal. Operating System Concepts 8 th Edition
Capítulo 8: Memória Principal Silberschatz, Galvin and Gagne 2009 Objetivos Fornecer uma descrição detalhada das várias formas de organizar a memória do computador Discutir várias técnicas de gerenciamento
Leia maisHierarquia de Memória
Hierarquia de Memória Organização da cache AC1 Hierarquia da Memória: Organização 1 Mapeamento Directo A cada endereço de memória corresponde apenas uma linha da cache. linha = resto (endereço do bloco
Leia mais1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é
1. A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro
Leia maisI. Considere os seguintes processadores A e B, ambos com arquitectura em pipeline, conforme ilustrado
Arquitectura de Computadores 2 o Semestre (2013/2014) MEAer 2 o Teste - 19 de Junho de 2014 Duração: 1h30 + 0h15 Regras: Otesteésemconsulta, apenas tem disponível o anexo que lhe deverá ter sido entregue
Leia mais