Arquitectura de Computadores Modos de Transferência de Informação (14.6) José Monteiro Licenciatura em Engenharia Informática e de Computadores Departamento de Engenharia Informática (DEI) Instituto Superior Técnico 9 de Maio, 2013 José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 1 / 13
Sumário da Aula modos de transferência de informação transferência sob controlo do programa transferência por interrupção transferência por DMA estrutura interna modo de funcionamento processadores I/O sistema de entradas e saídas de um PC José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 2 / 13
Arquitectura Geral de um Computador Processador Barramento de endereços Barramento de dados Barramento de controlo Memória Interface Interface... Interface Periférico Periférico Periférico José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 3 / 13
Transferência Sob Controlo do Programa José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 4 / 13
Transferência Sob Controlo do Programa Lê o porto de estado da interface Isola bit de estado de periférico pronto pronto? Lê posição de memória para um registo Escreve registo no porto de escrita da interface Incrementa posição de memória e total de transferências fim? José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 4 / 13
Transferência por Interrupção José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 5 / 13
Transferência por Interrupção Lê posição de memória para um registo Escreve registo no porto de escrita da interface Incrementa posição de memória e total de transferências José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 5 / 13
Transferência por DMA DMA - Direct Memory Access José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 6 / 13
Transferência por DMA DMA - Direct Memory Access Arquitectura do sistema com um controlador DMA: UCP m n Endereços Dados MRD/MWR IORD/IOWR BUS_REQUEST Memória primária Controlador de DMA DMAR_A Periférico A DMAG_A DMAR_B Periférico B... DMAG_B BUS_GRANT José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 6 / 13
Arquitectura Interna de um Controlador de DMA Endereços n Read Write BUS_REQUEST BUS_GRANT Lógica de controlo Ld OE Ld OE Ld OE Endereço Contador de acessos Registo de controlo Dados m DMAR DMAG José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 7 / 13
Modos de Funcionamento do DMA Por palavra Pede controlo dos Transfere uma palavra Cede controlo dos Fim transfer.? Perif. pronto? José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 8 / 13
Modos de Funcionamento do DMA Por palavra Por burst Pede controlo dos Pede controlo dos Transfere uma palavra Transfere uma palavra Cede controlo dos Fim transfer.? Fim transfer.? Perif. pronto? Cede controlo dos Perif. pronto? Cede controlo dos Perif. pronto? José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 8 / 13
Modos de Funcionamento do DMA Por palavra Por burst Por bloco Pede controlo dos Pede controlo dos Pede controlo dos Transfere uma palavra Transfere uma palavra Transfere uma palavra Cede controlo dos Fim transfer.? Fim transfer.? Fim transfer.? Perif. pronto? Cede controlo dos Cede controlo dos Perif. pronto? Perif. pronto? Cede controlo dos Perif. pronto? José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 8 / 13
Processadores de Entradas / Saídas UCP m n Endereços Dados MRD/MWR Memória primária BUS_REQUEST Processador entradas/saídas BUS_GRANT Endereços Dados Interrupçao IORD/IOWR Periférico A Periférico B... José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 9 / 13
Organização das Estradas/Saídas num PC José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 10 / 13
Organização das Estradas/Saídas num PC José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 11 / 13
Revisão modos de transferência de informação transferência sob controlo do programa transferência por interrupção transferência por DMA estrutura interna modo de funcionamento processadores I/O sistema de entradas e saídas de um PC José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 12 / 13
Próxima Aula métricas de desempenho processadores CISC e RISC processamento em Pipeline José Monteiro (DEI / IST) Arquitectura de Computadores 2013-05-09 13 / 13