Trena Digital Versão 2016 RESUMO Esta experiência tem por objetivo desenvolver uma Trena Digital, ou seja, um circuito digital que realiza a medida de distância para um objeto, usando um sensor ultrassônico de distância. A implementação será desenvolvida com o dispositivo programável Altera Cyclone II EP2C35F672C6. OBJETIVOS Após a conclusão desta experiência, os seguintes tópicos devem ter sido trabalhados: Medida de distância; Sensor ultrassônico; Máquina de estados; VHDL; Projeto em FPGA. 1. ESPECIFICAÇÃO DO PROJETO Uma trena é um equipamento de medida de distâncias. Elas podem variar desde uma fita métrica, passando pelas trenas com fitas de aço, até as trenas digitais com medidas a laser (figura 1.1). Figura 1.1. Alguns medidores de distância. 1.1. Interface do Circuito O projeto desta experiência visa desenvolver um circuito digital que permite realizar a medida de distâncias. A interface do circuito deve seguir os sinais apresentados na figura 1.2. Além dos sinais de RESET e CLOCK, o circuito tem os sinais de entrada LIGA e MEDIR, e os sinais de saída MEDIDA e MODO_ATUAL. O processo de medida de distância é executado com auxílio de um sensor específico, o sensor ultrassônico de distância HC-SR04. A interface da parte digital do circuito e o sensor é composta pelos sinais TRIGGER e ECHO. Trena Digital (2016) 1
LIGA MEDIR RESET CLOCK Trena Digital MEDIDA Modo_atual Trigger Echo Figura 1.2. Sinais da Interface da Trena Digital. 1.2. Descrição do Funcionamento O circuito deve somente iniciar sua operação com o acionamento do sinal LIGA. Em qualquer momento, o desacionamento do sinal LIGA deve interromper o funcionamento do sistema digital (modo desligado). No modo de medição (LIGA=1), o sistema deve realizar a medição de distância quando o sinal MEDIR for acionado. O modo atual de funcionamento do circuito deve ser apresentado no led Modo_atual. A saída da medida de distância em centímetros deve ser apresentada em três displays de 7 segmentos. Quando LIGA=0, os displays devem ser desligados. O acionamento do sinal RESET coloca o circuito na condição inicial. 1.3. Restrições de Projeto Segue abaixo algumas considerações sobre o desenvolvimento do projeto do circuito de Trena Digital. A implementação da parte digital do circuito da Trena Digital deve ser realizada na placa DE2 da Altera 1. Os alunos devem levar em consideração o uso de técnicas de projeto síncrono, conforme estudados anteriormente; O circuito deve ser decomposto em fluxo de dados (FD) e unidade de controle (UC). O funcionamento dos elementos do FD do circuito deve ser controlado pela UC e esta deve ser especificada através de um diagrama ASM; Considere, por definição, que todos os sinais de entrada, de estado (ou status) e de controle do projeto são ativos em nível alto; A implementação deve ser realizada usando a linguagem de descrição de hardware VHDL. A interligação dos componentes deve seguir uma descrição estrutural. O projeto de um componente em particular pode ser realizado com uma descrição comportamental. 1.4. Documentação do Projeto A documentação do desenvolvimento do projeto do circuito da Trena Digital deve incluir, ao menos, os itens abaixo: Descrição (textual) do funcionamento interno do circuito da Trena Digital; Diagrama de blocos com os principais componentes do fluxo de dados, especificando os sinais de controle e os sinais de estado (ou status) de cada um destes componentes; Diagrama ASM da unidade de controle; Código VHDL comentado; Diagrama lógico dos circuitos integrados de interface entre a placa DE2 e o sensor HC-SR04, conforme padrão de documentação estabelecido; Manual do Usuário do projeto. 1 Os circuitos integrados que fazem a interface entre a placa DE2 e o sensor HC-SR04 podem ser montados no painel de montagens experimentais ou no protoboard disponível no Laboratório Digital. Trena Digital (2016) 2
1.5. Circuitos Integrados para Interfaceamento É comum em sistemas digitais incluir componentes que são alimentados com tensões diferentes. As tensões de alimentação podem variar desde tensões da ordem de 1V com circuitos LVCMOS (Low Voltage CMOS) ou 3,3V para LVTTL até tensões de cerca de 15V para componentes CMOS. Isto faz com que seja necessário o uso de componentes que realizam a conversão de níveis de tensão. Normalmente o uso de circuitos com saída em coletor aberto (TTL) ou dreno aberto (CMOS) realizam esta tarefa [Wakerly, 2006] como mostrado na figura 1.3. Figura 1.3. Interfaceamento com saída com coletor aberto. Atualmente, outras alternativas são permitidas. Esta seção apresenta dois circuitos integrados que serão usados nesta experiência. O primeiro é o 74LS365 que contém 6 buffers ou drivers de linha com capacidade de corrente alta. Uma saída TTL da série LS possui os parâmetros de corrente I OL e I OH iguais a 8 ma e - 0,4 ma, respectivamente. Já o circuito 74LS365 apresenta valores iguais a 24 ma e -2,6 ma, respectivamente. A figura 1.4 mostra a pinagem deste circuito integrado Figura 1.4. Circuito integrado 74LS365. A alta capacidade de corrente permite que este circuito possa ser usado em vias de dados onde várias cargas podem ser conectadas entre si. Nesta experiência ela deve ser usada para ligar saídas LVCMOS da placa DE2 que possuem valores até 3,3V para os componentes ligados no painel de montagens alimentados com Vcc=5V. O segundo circuito integrado 74HC4050 contém 6 buffers com entradas tolerantes a sobre-tensão, ou seja, é possível que as entradas possuam tensão maior que o valor da alimentação. Esta característica permite sua utilização em aplicações em que é necessário o abaixamento de tensão: por exemplo, no interfaceamento de circuitos com Vcc=5V para circuitos com Vcc=3,3V. Para isto basta alimentá-lo com Vcc=3,3V e ligar suas entradas nos sinais do circuito de 5V. A figura 1.5 abaixo apresenta a interface deste circuito. Trena Digital (2016) 3
Figura 1.5. Circuito integrado 74HC4050. Nesta experiência o 74HC4050 será usado para ligar as saídas dos circuitos em 5V do painel de montagens para as entradas LVCMOS com nível de tensão de 3,3V da placa Altera DE2. A figura 1.6 ilustra um esquema de ligação dos buffers. VCC=5V Placa DE2 (GPIO 3,3V) 74LS365 74HC4050 Trigger Echo sensor HC-SR04 (5V) VCC=3,3V Figura 1.6. Ligação dos buffers entre a placa DE2 e o sensor HC-SR04. ATENÇÃO: cuidado com a pinagem do 74HC4050, em especial com os pinos referentes a alimentação do circuito integrado. Documente a numeração dos pinos no diagrama lógico da montagem experimental no Planejamento. Trena Digital (2016) 4
2. PARTE EXPERIMENTAL 2.1. Atividades Pré-Laboratório Antes da realização do projeto da experiência, recomenda-se a realização da atividade de familiarização do sensor ultrassônico HC-SR04 que será usado. Se esta atividade já foi realizada anteriormente, apresente no Planejamento os principais resultados obtidos. a) A familiarização do sensor ultrassônico HC-SR04 deve permitir conhecer com detalhes como é o seu funcionamento, limitações e valores extremos. A figura 2.1 apresenta o sensor HC-SR04 com seus sinais de controle. Após a leitura e estudo de sua documentação, elabore uma sequência de teste e verifique seu funcionamento. Documente os resultados obtidos. Figura 2.1. Sensor ultrassônico HC-SR04. b) Após a realização da familiarização, responda (com os valores experimentais medidos): 1. Quais são os valores mínimo e máximo de distância que podem ser medidos experimentalmente? 2. Quantos bits são necessários para que a saída do circuito de interface apresente o valor máximo de distância? 3. Qual é a precisão da medida (diferença mínima distinguível)? 4. O tempo de medida é fixo ou depende da distância medida? Explique como. 5. O sensor funciona corretamente quando alimentado com Vcc=3,3V? Qual é seu comportamento? c) Estudo para o cálculo da expressão distância= tempo. Verifique qual é a forma mais precisa para o 58,82 cálculo da distância com o uso de aproximações com somas de parcelas inteiras. Apresente uma justificativa no Planejamento da forma escolhida pelo grupo e sua implementação no projeto em VHDL. Considere que o sensor HC-SR04, segundo sua especificação, pode realizar medidas entre 2cm até 4m. d) Após a realização do estudo acima, responda: 6. Quantas parcelas são necessárias para a obtenção da aproximação escolhida? 7. Quais são os valores mínimo e máximo do erro entre os valores exato e aproximado de cálculo da expressão? 8. Qual é a média de erro entre o valor exato da medida e da aproximação? e) Desenvolva o projeto do circuito de Trena Digital, conforme especificação apresentada na seção 1. Apresente as decisões de projeto e detalhes do seu funcionamento. Acrescente com formas de onda das simulações do sistema digital e de suas partes. f) Elabore um Manual de Usuário para o projeto apresentando a operação do circuito. g) Acrescente também no documento seções específicas com relação ao projeto relativas ao: 1. Valores limites de medida do projeto (mínimo e máximo); 2. Detalhamento da implementação da função de cálculo da divisão tempo 58,82 ; 3. Detalhamento da conversão do valor binário da medida da distância para os dígitos BCD apresentados nos displays de 7 segmentos. Trena Digital (2016) 5
2.2. Montagem Experimental do Projeto h) O circuito projetado deve ser implementado na placa DE2 da Altera e seguir a seguinte designação mínima de sinais: LIGA: chave SW0; MEDIR: pino GPIO_1[0]; RESET: chave SW1; CLOCK: clock interno de 50MHz; Echo: pino GPIO_1[2]; Trigger: pino GPIO_1[1]; MEDIDA: displays HEX2 a HEX0; Modo_atual: led LEDG0. Defina um conjunto de sinais de depuração que podem ser mostrados em leds e displays disponíveis na placa DE2. O planejamento deve conter uma tabela com a designação destes sinais adicionais. Para a depuração do circuito em operação, use as ferramentas disponíveis (leds e displays da placa DE2, osciloscópio digital e ferramenta SignalTap II). Explique a escolha no Planejamento. i) Programe o projeto sintetizado na placa DE2 no Laboratório Digital e teste o circuito. j) Relate quaisquer ocorrências experimentais no Relatório. 2.3. Desafio Uma modificação adicional será apresentada pelo professor. Leia a especificação com atenção. k) Elabore o projeto da modificação e documente-o. Mostre as mudanças necessárias nos componentes, em particular no Fluxo de Dados e na Unidade de Controle. Atualize o diagrama de blocos do FD e o diagrama ASM da UC. l) Documente as modificações na descrição VHDL do projeto do grupo. Acrescente comentários. m) Prepare uma demonstração do funcionamento ao professor. n) Realize testes de funcionamento e documente suas conclusões. 2.4. Atividades Pós-Laboratório o) Após a conclusão das atividades experimentais, responda as perguntas abaixo. 1. As medidas realizadas com o circuito da Trena Digital foram precisas? Qual foi o erro observado? 2. Os erros observados foram os mesmos para distâncias próximas (2 a 40cm), médias (80 a 100cm) e longas (acima de 1m)? 3. Faça medidas repetidas para uma mesma distância. Qual foi a variação dos resultados obtidos? Explique. 4. Como este projeto pode ser modificado para incluir a função de cálculo de média das últimas cinco medidas de distância. Use um diagrama de blocos em sua descrição. 3. BIBLIOGRAFIA ALTERA. DE2 Development and education board user manual. 2008. Version 1.42. MENEZES, M.P.; SATO, L.M.; MIDORIKAWA, E.T. Projeto de Circuitos com Quartus II 9.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2011. MIDORIKAWA, E.T. Projeto de Sistemas Digitais. Apostila de Laboratório Digital, 2012. TOCCI, R.L.; WIDMER, N.S.; MOSS, G.L. Digital Systems: Principles and Applications. 11 th ed., Prentice-Hall, 2011. VAHID, F. Sistemas Digitais: Projeto, Otimização e HDLs. Bookman, 2008. WAKERLY, John F. Digital Design Principles & Practices. 4 th edition, Prentice Hall, 2006. Trena Digital (2016) 6
4. MATERIAL DISPONÍVEL Circuitos Integrados para interface: 74LS365 e 74HC4050. 1 sensor ultrassônico HC-SR04. 1 protoboard ou outra plataforma de montagem. 5. EQUIPAMENTOS NECESSÁRIOS 1 computador compatível com IBM-PC com software Altera Quartus II. 1 placa de desenvolvimento FPGA DE2 da Altera com o dispositivo Altera Cyclone II EP2C35F672C6. 1 dispositivo Analog Discovery da Digilent. Histórico de Revisões E.T.M./2014 versão inicial E.T.M./2015 revisão E.T.M./2016 revisão Trena Digital (2016) 7