Sistemas de Telecomunicações I. Comutação

Sistemas de Telecomunicações I Capítulo 6 Comutação João Pires

Estrutura de uma central de comutação digital Uma central de comutação digital local é constituída por duas grandes unidades: Unidade de assinante & concentração (UAC) e unidade do grupo de comutação (UGC). A UAC pode em alguns casos estar separada da central local fazendo parte da unidade remota. O equipamento de comutação está situado na unidade de concentração e no UGC. Sinais de controlo Unidade de assinante & concentração Unidade do grupo de comutação Linha digital Linha analógica Linha analógica Interface de linha de assinante () Interface de linha de assinante (0) Controlador das interfaces Multiplexador Unidade de concentração Sin. MF Tons Bloco do grupo de comutação Sin. MF CAS CSS Tronca digital As centrais de comutação de troncas incluem só a UGC. Sistema de Sinalização nº 7 CCS: Common Channel Signaling CAS: Channel Associated Signalling Sistema de controlo da central Sistema de gestão IST, Sistemas de Telecomunicações I

Interface de linha de assinante analógico A estrutura de uma interface de linha de assinante (ILA) analógico é a seguinte: Relé de teste de acesso Relé de toque Protecção de sobretensões As funções de uma ILA podem-se sintetizar no acrónimo BORSCHT, ou seja alimentação (Batery), protecção contra sobre-tensões (Overvoltage protection), toque de campainha (Ringing), supervisão de linha (Supervision), codificação A/D e D/A ( Coding), híbrido (Hybrid ) e vários tipos de teste (Testing). Alimentação de linha Extracção de sinalização Unidade de supervisão Outras ILAs Controlador de interfaces Sistema de controlo da central A alimentação é responsável por alimentar os telefones analógicos com uma tensão 48 DC. A protecção contra sobre-tensões protege a linha telefónica contra altas tensões (descargas atmosféricas, linhas de alta tensão). O relé de toque é responsável por gerar o sinal de toque de campainha. A unidade de supervisão extrai/insere a informação de sinalização. O híbrido faz a conversão de /4 e 4/ fios. O codificador/descodificador é responsável pela conversão A/D e D/A. O relé de teste permite testar o lacete local e detectar possíveis falhas. Híbrido Descodificador Codificador Outras ILAs 64 kb/s 64 kb/s 0 Mux Mb/s IST, Sistemas de Telecomunicações I

Etapas associadas à realização de uma chamada local Asprincipais etapas são as seguintes. ) Estabelecimento de corrente DC na linha (sinal de apresar). ) O assinante que requereu o pedido de serviço é identificado e é atribuido a esse assinante uma área de memória (registo). ) Depois de disponibilizar o registo a central envia para o assinante chamador o sinal de linha. Assinante Chamador Central local Assinante chamado Sinal de apresar Identificação de assinante Sinal de linha Atribuição de memória Endereço 4) O assinante marca os dígitos correspondentes ao endereço do destinatário. 4 Análise dos dígitos 5 5) O sistema de controlo analisa os dígitos e escolhe o circuito de saída apropriado para encaminhar a chamada. Se o circuito de saída estiver ocupado será enviado para o assinante o sinal de linha impedida. Tom de chamada Estabelece o caminho 6 7 Sinal de chamada 6) Nesta fase são conhecidos os portos de entrada e de saída da matriz de comutação. Para estabelecer um caminho entre o porto de entrada e de saída da matriz de comutação o sistema de controlo deverá enviar para esta um sinal de controlo apropriado. Conversação Sinal de aclarar Desliga o sinal e o tom de chamada Supervisão 9 Sinal de resposta 8 Sinal de aclarar inv. 7) O sinal de chamada é enviado para o destinatário (toque de campainha) e o tom de chamada é enviado para o originário. 0 Desliga o equipamento 8) O assinante chamador atende levando ao estabelecimento de uma corrente DC. A conversação pode-se iniciar usando o circuito estabelecido através da matriz de comutação. IST, Sistemas de Telecomunicações I 4

Matriz de comutação barras cruzadas Esta matriz não apresenta bloqueio de interligação 4 A complexidade aumenta com o quadrado da dimensão da matriz 5 4 5 A eficiência decresce inversamente com N Mapa das ligações 4 5 5 4 Apresenta baixa fiabilidade (qualquer avaria num ponto de cruzamento implica que uma ligação não se pode efectuar) IST, Sistemas de Telecomunicações I 5

Comutação espacial As matrizes de comutação espacial eram usadas nas antigas centrais de comutação analógias, como também são usadas nas modernas centrais digitais. São ainda usadas como malhas de interligação nos comutadores de alta velocidade (ATM). Matriz espacial com um único andar: Consiste numa matriz de pontos de cruzamento, designada por matriz de barras cruzadas. Para ligar N linhas de entrada a N linhas de saída requer N pontos de cruzamento. Matriz de comutação espacial n k Entradas n m Ponto de cruzamento n n m Elemento de comutação m m<n: concentrador m>n: expansor m=n: distribuior A matriz espacial monoandar apresenta para o caso em que n=m uma complexidade de C()=n e uma eficiência de utilização reduzida ou seja ε=n/c()=/n. Saídas IST, Sistemas de Telecomunicações I 6

Arquitecturas com dois andares 4 As arquitecturas multiandar são baseadas em sub-matrizes sem bloqueio Com estas arquitecturas aumenta-se a eficiência Para estruturas com dois andares a complexidade é igual a N /n (N: linhas de entrada e n: entradas da sub-matriz) 4 4 4?? Devido ao número limitado de ligações as arquitecturas com dois andares introduzem bloqueio de interligação IST, Sistemas de Telecomunicações I 7

Matriz de comutação espacial multiandar As matrizes de comutação espacial monoandar apresentam uma complexidade (número de pontos de cruzamento) que aumenta com o quadrado da dimensão da matriz, enquanto a eficiência decresce com n. A fiabilidade também é baixa (qualquer avaria num ponto de cruzamento implica que uma ligação não se pode efectuar). Para resolver essas limitações usam-se as matrizes multiandar. Na figura seguinte representa-se uma matriz espacial com três andares NxN. n k r s k n r=s=n/n N linhas de entrada n k r s k n N linhas de saída Nesta estrutura as N entradas e as N saídas são divididas em sub-grupos de dimensão n e existem k percursos de uma dada entrada para uma dada saída. n k r s k n #N/n #k #N/n Complexidade N C ( ) = k(n + n ) IST, Sistemas de Telecomunicações I 8

Teorema de Clos para redes com três andares Para verificar o teorema de Clos suponha-se que se pretende realizar uma ligação entre uma entrada livre a e uma saída livre b. A pior situação é representada abaixo. As n- entradas da sub-matriz a que pertence a estão ocupadas e as n- saídas da sub-matriz a que pertence b também estão ocupadas. Além disso, estas (n-) ligações são realizadas através de sub-matrizes do andar intermédio diferentes. Assim, requer-se uma sub-matriz adicional no andar intermédio, o que perfaz um total de k=n- sub-matrizes intermédias. º andar n- saídas do ºandar ocupadas n- entradas ocupadas º andar nxk n- n º andar kxn b n- saídas ocupadas Saída livre Entrada livre a n- n- entradas no ºandar ocupadas É necessária uma sub-matriz adicional n- IST, Sistemas de Telecomunicações I 9

Representação de uma matriz espacial por um grafo Considera-se uma matriz 9x9, com n= e k= nxk 9 9 Grafo da matriz Grafo de canal IST, Sistemas de Telecomunicações I 0

Probabilidade de bloqueio Em muitas centrais de comutação telefónica não são requeridas redes de comutação sem bloqueio em sentido estrito. Por exemplo os concentradores são dimensionados para proporcionarem algum bloqueio na horas de ponta, tendo presente que os telefones residenciais só estão ocupados em cerca de 0 % do tempo na hora de ponta. O cálculo da probabilidade de bloqueio pode ser realizado usando o método de Lee. Este método baseia-se na independência entre caminhos alternativos e na independência entre ramos da mesma ligação. Seja p i a probabilidade de ocupação do caminho i. A probabilidade de bloqueio de uma ligação constituída por n caminhos alternativos é dada por B = p p... p n B = n p p = p =... = pn = p Seja p i a probabilidade de ocupação do ramo i. A probabilidade de bloqueio de uma ligação constituída por n ramos em série é dada por B = ( p )( p )...( p n ) n = ( p p p = = p n = p B ) =... IST, Sistemas de Telecomunicações I

Bloqueio em redes com três andares Considere-se uma rede com três andares, que é caracterizada por cada submatriz do º andar ter n entradas e k saídas ( k<(n-)). O grafo de canal dessa rede é o seguinte: p :probabilidade de ocupação da linha de entrada p :probabilidade de ocupação das ligações entre matrizes p p p Probabilidade de bloqueio para a rede com três andares pn = pk p p k k ) ] = [ ( B = [ ( p pn / k) ] k Quando nas sub-matrizes de entrada se têm k>n, a condição de independência dos diferentes caminhos conduz probabilidades de bloqueio superiores aos reais. Uma formulaçao mais exacta correspode ao método de Jacobaeus. De acordo com este método a probabilidade de bloqueio para a rede com três andares é dada por B = ( n!) k n k p :probabilidade de ocupação da p ( p) linha de entrada k!(n k)! IST, Sistemas de Telecomunicações I

Comutação digital telefónica A comutação digital também é conhecida por comutação por divisão no tempo, porque neste tipo de comutação o circuito associado a uma conversação só é activado durante o intervalo de tempo correspondente a essa conversação. Note-se que, neste método antes da operação de comutação os canais telefónicos são amostrados à frequência de 8 khz (o que origina um intervalo de amostragem de 5µs), codificados com 8 bits e multiplexados para formar um sinal TDM. trama trama Comutador Espacial e Temporal O canal (time-slot ) da linha de entrada é comutado para o canal (time-slot ) da linha N de saída. A comutação tem lugar quer no domínio do espaço (linha para a linha N), quer no domínio do tempo (do time-slot para o time-slot ). N N A comutação temporal consiste em transferir o conteúdo de um time-slot para outro timeslot. Trama # Trama # Trama # TS7 TS TS Trama # TS7 TS7 TS7 TS TS Tempo Tempo IST, Sistemas de Telecomunicações I

Comutação temporal A comutação temporal é implementada usando um dispositivo designado por (Time- Slot Interchange). Exemplifica-se em seguida a utilização de um para realizar o intercâmbio de time-slots entre tramas de entrada e tramas de saída. Entrada do Saída do Trama# Trama# 4 5 4 5 A B C D E A B C D E A Implementação (Escrita sequencial e leitura aleatória) C B E D A C B Padrão de ligações 5 4 4 5 A B C D E tempo Escrita sequencial controlada pelo contador Contador 4 5 Endereço da célula A B C D E Conteúdo da célula Memória de dados 4 5 5 4 E D A C B Escrita aleatória controlada pela memória de endereços Memória de endereços tempo IST, Sistemas de Telecomunicações I 4

Comutador de intercâmbio de time-slots Exemplo de aplicação de um comutador de intercâmbio de time-slots (): 0 H H DMUX & D/A Trama - 99 0 99 0 99 Durante cada time-slot tem lugar uma operação de escrita e uma operação de leitura. Assim o tempo de acesso à memória é dado por t a 5µs/(w), onde w é o número de canais por trama 99 H A/D & MUX Trama 0 99 Endereço de escrita Contador de time-slots Endereço de leitura 0 99 99 Memória de dados Memória de endereços As amostras dos diferentes canais (conteúdo dos time-slots) são escritos sequencialmente na memória de dados (com capacidade para 00 octetos). Os endereços de escrita são gerados por um contador de time slots. A memória de dados é lida segundo a ordem determinada pelo conteúdo da memória de endereços (ou de controlo). No exemplo apresentado para ligar as linhas telefónicas a 99, a posição de memória de endereços nº é programada com o múmero 99 e a posição 99 com o. IST, Sistemas de Telecomunicações I 5

Estrutura básica de um Estrutura básica de um de canais com escrita sequencial e leitura aleatória Controla a leitura da memória de endereços e a escrita da memória de dados Relógio.048 Mbit/s 8 khz=56 khz Do sistema de controlo da central S/P Contador Endereço de leitura 8 bits 8 bits Endereços 5 bits Endereço de escrita Memória de dados x8 Selector Memória de endereços x5 E/L E/L P/S Endereço de leitura 5 bits TS# TS# TS#N E L E L E L Selecciona a operação de escrita ou leitura 5 bits Selector Endereço de escrita 5 bits IST, Sistemas de Telecomunicações I 6

Comutador digital espacial Um comutador digital espacial pode ser visto como uma matriz de pontos de cruzamento cuja configuração (estado dos pontos de cruzamento) pode ser alterada de time-slot para time-slot. Esses pontos de cruzamento são implementados usando portas lógicas rápidas, as quais são controladas por memórias (memórias de conexão). m O comutador compreende uma matriz nxm e um conjunto de memórias de conexão. As n linhas de entrada transportam vias TDM com w time-slots, enquanto as m linhas de saída transportam também vias TDM com w time-slots. n Os pontos de cruzamento em cada uma das m colunas são controlados por uma memória de conexão com capacidade para armazenar um número de palavras igual ao número de time-slots w. A cada ponto de cruzamento de uma coluna é atribuído um endereço binário único. w w w Descodificador de endereços Memórias de conexão A dimensão das palavras da memória de endereços deverá ser suficiente para armazenar um endereço binário para cada um dos n pontos de cruzamento de cada coluna, mais um endereço para manter todos os pontos desactivados. São necessários n+ endereços, cada um identificado por um número binário de log (n+) bits. IST, Sistemas de Telecomunicações I 7

Comutação digital espacial (exemplo) Exemplifica-se na figura abaixo a utilização de um comutador espacial para implementar um determinado padrão de ligações. Sinais TDM de entrada com w time-slots tempo tempo w tempo 7 Padrão de ligações w w Endereço do ponto de cruzamento tempo tempo 7 00 00 00 00 00 00 Descodificador de endereços /TS /TS /TS /TS 7/TS 7/TS 7/TS /TS /TS /TS /TS 7/TS /TS /TS 7/TS /TS /TS 7/TS 00 00 00 00 00 00 Memórias de conexão w w w IST, Sistemas de Telecomunicações I 8

Arquitecturas de comutação digital Os comutadores digitais podem ser baseados na matriz espacial digital (andar S), ou no (andar T), ou ainda na combinação de ambos. Os andares S não podem comutar timeslots o que reduz a sua aptidão para interligar quaisquer dois assinantes. Por sua vez, a dimensão dos comutadores digitais basedas em andares T é limitada pelo tempo de acesso às memórias. Assim, usa-se, normalmente combinações de andares S e T. As arquitecturas com andares introduzem bloqueio. Para ultrapassar o problema do bloqueio é necessário recorrer a arquitecturas com pelo menos andares (Ex: TST ou STS). Arquitectura TS Arquitectura TST 8 5 5 Comutador 8 0 Comutador Espacial 5 Espacial 5 N NxN 5 N N NxN 0 5 N Bloqueio: conflito entre dois time-slots 5 Ligações exemplificadas [,] [N,5] [,8] [,5] IST, Sistemas de Telecomunicações I 9

Interligações numa matriz de comutação T-S-T Pretende-se estabelecer a interligação: A/TS0 C/TS45 A MD-A Memória de dados Memória de endereços Para realizar este tipo de interligações o sistema de controlo escolhe um timeslot livre na matriz espacial. Neste caso o time-slot considerado é o 4 A 0 0 ME-A 4 4 MD-C 45 45 45 4 C MD-A 0 4 ME-C ME-A Escrita sequencial- Leitura aleatória Matriz espacial digital 4 MC-B MC-B Escrita aleatória-leitura sequencial No time-slolt 4 é escrita a célula da memória de dados com endereço 45. No time-slot 4 é lido o conteúdo da célula de memória de dados com endereço 0. Memória de conexão MC-B No time-slot 4 é activado o ponto de cruzamento com endereço. IST, Sistemas de Telecomunicações I 0

Interligações numa matriz de comutação S-T-S Pretende-se estabelecer a interligação: A/TS0 C/TS45 A A A 0 Matriz espacial de entrada B MD-B Memória de dados Memória de endereços Matriz espacial de saída 45 C C C B 0 ME-B 45 0 B MD-B 0 45 ME-B Memórias de conexão MC-A MC-A 0 Escrita sequencial-leitura aleatória 45 MC-C MC-C MC-A No time-slot 0 é activado o ponto de cruzamento com endereço da entrada A No time-slot 45 é lida a célula da memória de dados com endereço 0 Memória de conexão MC-C No time-slot 45 é activado o ponto de cruzamento nº da saída C IST, Sistemas de Telecomunicações I

Arquitecturas de comutação multiandar As arquitecturas de comutação digital usadas normalmente usam três andares. A arquitectura STS usa um andar S (comutador digital espacial), seguido de um andar T (comutador de intercâmbio de time-slots) e termina com um andar S. A arquitectura TST é oposta daquela. 8 Comutador Comutador Espacial Espacial N Arquitectura STS 5 8 5 NxK k KxN 5 5 N Probabilidade de bloqueio k ) ] = [ ( B = [ ( p pn / k) ] Condição de Clos k N k Arquitectura TST Probabilidade de bloqueio N 8 0 Comutador Espacial NxN 0 5 5 N l:time-slots internos w:time-slots externos l ) ] = [ ( B = [ ( p pw/ l) ] Condição de Clos l w l IST, Sistemas de Telecomunicações I