Implementação de Funções Lógicas com Multiplexadores e Decodificadores

Documentos relacionados
MULTIPLEXADORES E DECODIFICADORES

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Parte # 5 - Circuitos Combinacionais

Somadores Binários E.T.M./2005 (revisão)

CALCULADORA SIMPLES COM ULA

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

Sistemas Digitais Módulo 9 Multiplexadores e Demultiplexadores

EPUSP PCS 2011 Laboratório Digital I. Uma ULA Simples

Eletrônica Digital I TE050. Circuitos Combinacionais

Codificadores e Decodificadores Prof. Rômulo Calado Pantaleão Camara

EPUSP PCS 2011 Laboratório Digital I. Uma ULA Simples

Projetos de Circuitos Digitais em VHDL e FPGA

EPUSP PCS 2011/2305/2355 Laboratório Digital CALCULADORA SIMPLES

Circuito combinacional

EPUSP PCS 3335 Laboratório Digital A. Um Circuito Digital

Multiplexadores e Demultiplexadores

SSC512 Elementos de Lógica Digital. Mux / Demux. GE4 Bio

CONTROLE DE UM SERVO MOTOR

EPUSP PCS 2011/2305/2355 Laboratório Digital SOMADORES DECIMAIS

Multiplexador / Demultiplexador UFJF FABRICIO CAMPOS

CIRCUITOS LÓGICOS COMBINACIONAIS: MULTIPLEXADORES E DEMULTIPLEXADORES

LABORATÓRIO DE ELETRÔNICA DIGITAL Experiência 5: Análise de Circuitos Multiplexadores e Demultiplexadores

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

EPUSP PCS2355 Laboratório Digital SOMADORES DECIMAIS

Painel Luminoso com LEDs

EPUSP PCS 2355 Laboratório Digital. Contadores em VHDL

Introdução. Aplicações de Circuitos Combinacionais. Combinacionais. Combinacionais. Combinacionais. Combinacionais. de Eletrônica Digital (Parte III)

Eletrônica Digital. Prof. Gilson Yukio Sato sato[at]utfpr[dot]edu[dot]br

Prof. Leonardo Augusto Casillo

Relatórios de Práticas no LABORATORIO

Parte # 1 - Circuitos Combinatórios

Parte # 2 - Circuitos Combinatórios

Sistemas Digitais Circuitos Combinatórios Típicos

Sistemas Digitais Circuitos Combinatórios Típicos

Painel Luminoso com LEDs

5 BLOCOS COMBINATÓRIOS ESPECIAIS

Relatórios de Práticas no LABORATORIO

Organização e Arquitetura de Computadores I

DECODIFICADORES. Capítulo 5

ELETRÔNICA DIGITAL. Parte 11 Multiplexadores e Demultiplexadores. Professor Dr. Michael Klug. 1 Prof. Michael

Circuitos Combinacionais Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

PCS3515 Sistemas Digitais. Blocos Básicos

Módulo 3 Circuitos Combinatórios

OHMÍMETRO DIGITAL. 1 O Projeto. 1.1 Sensor. 1.2 Conversor A/D

Introdução ao Projeto de Sistemas Digitais com Dispositivos Programáveis

Unidade Lógica e Aritmética

Circuitos Combinacionais Lógicos

Exemplo 2 de Projeto de Circuito Síncrono. Contador de Uns

Hardware. 5- Faça o fluxograma para efectuar o debounced de uma tecla por temporização(20ms). Implemente uma rotina para a leitura da tecla.

3. Revisão de Eletrônica Digital

EPUSP PCS 3635 Laboratório Digital I. Trena Digital

ELETRÔNICA DIGITAL. Parte 8 Multiplexadores e Demultiplexadores. Prof.: Michael. 1 Prof. Michael

EPUSP PCS 3335 Laboratório Digital A. Trena Digital

ENGC40 - Eletrônica Digital

*********************

ELT502 Eletrônica Digital I Graduação em Engenharia Eletrônica

3 Circuitos Combinacionais

Projeto com Linguagens de Descrição de Hardware

LISTA DE EXERCÍCIOS #3 (BASEADO NO ENADE ENGENHARIA)

Turma PCS2304. Objetivos. Site da disciplina. Professor Edson Midorikawa Edson T. Midorikawa 25/02/2008.

Unidade Lógica e Aritmética

Processador nanopcs-4

EPUSP PCS 2011/2305/2355 Laboratório Digital. Frequencímetro

SSC0112 Organização de Computadores Digitais I

EXPERIÊNCIA 6 CIRCUITOS CODIFICADORES E DECODIFICADORES

Organização e Arquitetura de Computadores. A Arquitetura no nível da lógica digital Prof.: Hugo Barros

Circuitos de Apoio. UEM/CTC Departamento de Informática Curso: Ciência da Computação Professor: Flávio Rogério Uber

Processador nanopcs-3

SISTEMAS DE MULTIPLEXAÇÃO E DEMULTIPLEXAÇÃO ANÁLISE DOS CIs COMERCIAIS 74LS153 e 74LS155

Eletrônica Digital I (EDL I)

Interface com Sensor Ultrassônico de Distância

Projeto de Lógica Combinatória

SISTEMAS DIGITAIS CIRCUITOS COMBINATÓRIOS TÍPICOS

Banco de Registradores

Álgebra Booleana. UNIVERSIDADE DA BEIRA INTERIOR Faculdade de Engenharia Departamento de Informática

Montagem, testes, depuração e documentação de circuitos digitais

Escola Politécnica de Pernambuco Departamento de Engenharia Elétrica PROGRAMA EMENTA OBJETIVOS

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

ELETRÔNICA DIGITAL. Parte 10 LEDs, Displays, Decodificadores e Codificadores. Professor Dr. Michael Klug. 1 Prof. Michael

SOLUÇÃO : 2) Converter os números da base 10 para a base 5. N1 = (134) 10 N2 = (245) 10. Resposta : N1 = (1014) 5 N2 = (1440) 5

UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA PLANO DE ENSINO

Conceitos Introdutórios Capítulo 1. Prof. Gustavo Fernandes de Lima

1. Sistemas de numeração e códigos 23

Transcrição:

PUSP PS 2011/205/255 Laboratório igital mplementação de Funções Lógicas com Multiplexadores e ecodificadores.t.m./2006 (adaptação) RSUMO TÓRO implementação de funções lógicas de maior complexidade não é normalmente uma tarefa fácil, podendo exigir o uso de muitas portas lógicas. Para simplificar os projetos, podem-se utilizar componentes com um maior grau de integração (MS - Medium Scale ntegration e LS - Large Scale ntegration), que proporcionam uma significativa redução do número de componentes necessários à implementação de muitas funções. No entanto, o custo de tais componentes é superior ao das portas lógicas. ssim, para efeito de escolha, o custo global do projeto também deve ser considerado. O uso de multiplexadores, decodificadores e PLs (rranjos Lógicos Programáveis) é uma opção vantajosa em relação às portas lógicas, sendo assim muito utilizados. Na presente experiência, serão utilizados apenas os multiplexadores e decodificadores. Por esta razão é importante conhecer os tipos de circuitos integrados MS disponíveis no mercado. Somente deste modo é possível projetar um sistema utilizando os componentes disponíveis da melhor forma possível. s equações lógicas obviamente são úteis. ntretanto, estas tendem a ocultar a função que está sendo implementada. Se fossem usadas equações para descrever um decodificador 1 para display de sete segmentos, dificilmente seria percebida a existência de um circuito integrado pronto para esta função (p.ex., os circuitos integrados 74LS47 e 74LS49). s equações: a = + + + b = + + c = + + d = + + + e = + f = + + + g = + + + não permitem um fácil reconhecimento de que se trata de um seven segment display driver (as letras minúsculas representam os segmentos do display, e as letras maiúsculas, os bits do número hexadecimal desejado). esta forma, pode-se concluir que: O sistema digital deve ser totalmente definido em termos de grandes blocos integrados antes de qualquer detalhamento utilizando equações lógicas que, em grande número de casos, são dispensáveis. 1 mbora chamado desta forma pela maioria dos fabricantes, o decodificador para displays de sete segmentos é na verdade um conversor de código binário para um código de sete bits. palavra decodificador deve ser usada para outro tipo de circuito descrito mais adiante. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 1

PUSP PS 2011/205/255 Laboratório igital 1.1. Multiplexadores O multiplexador (multiplexer ou MUX) implementa eletronicamente uma chave seletora de dados. figura 1.1 mostra uma chave seletora de oito posições e a representação gráfica de um MUX integrado de oito entradas. ntradas 7 6 5 4 2 1 0 omando Seletor 7 6 5 4 2 1 0 - nable Saída (a) have seletora de oito posições. (b) Representação do MUX de oito entradas. Figura 1.1 Multiplexador 8 para 1. O multiplexador conecta o dado presente em uma das 2 n entradas de dados i para a sua saída, em função de n entradas de controle. Opcionalmente, pode haver também um sinal de habilitação (enable). O funcionamento do circuito do MUX pode ser entendido a partir da Tabela. Tabela - Tabela Verdade do MUX de 8 ntradas. 0 0 0 0 0 0 0 0 0 1 0 0 1 0 2 2 0 0 1 1 0 1 0 0 4 4 0 1 0 1 5 5 0 1 1 0 6 6 0 1 1 1 7 7 1 X X X 0 1 ssim, um multiplexador é um dispositivo combinatório, controlado por endereços de seleção que transfere uma de suas entradas para a saída. Uma única pastilha multiplexadora pode substituir várias pastilhas de portas lógicas, economizando espaço e interconexões em placas de circuito impresso, diminuindo atrasos de propagação e dissipação, e ainda facilitando o projeto do sistema. omo exemplo de circuitos integrados disponíveis no mercado pode-se citar o 74151 e 74157. mplementação de Funções Lógicas com Multiplexadores lém de selecionar sinais, o multiplexador pode ser usado para a implementação de funções lógicas. Por exemplo, a função abaixo pode ser implementada por um multiplexador de quatro entradas (representado na figura 1.2, onde é o bit mais significativo). = 0 + 1 + 2 + mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 2

PUSP PS 2011/205/255 Laboratório igital 0 0 1 2 2 Figura 1.2 - MUX de 4 ntradas. função F abaixo pode ser implementada usando multiplexadores como apresentado na figura 1. (considerando-se como o bit mais significativo). F = + + + + + + + = + + + + + '1' '0' 0 2 4 F '1' '0' 5 6 7 Figura 1. - mplementação de uma Função Lógica com Multiplexador. mpliação da apacidade de um Sistema Multiplexador través de multiplexadores de baixa capacidade, pode-se formar MUX de maior capacidade. figura 1.4 apresenta um MUX de 8 entradas construído a partir de dois multiplexadores de 4 entradas e um outro multiplexador de duas entradas, considerando que a entrada é a mais significativa. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006)

PUSP PS 2011/205/255 Laboratório igital 0 0 1 2 2 0 F 4 5 6 0 2 7 Figura 1.4 - xpansão de Multiplexadores. 1.2. ecodificadores Um decodificador pode ser considerado um circuito oposto de um multiplexador. Num decodificador, um endereço de entrada binário determina qual das várias saídas será ativada. figura 1.5 apresenta um decodificador octal (one-of-eight decoder). 7 6 5 4 2 1 0 Figura 1.5 - iagrama de locos de um ecodificador Octal. m um decodificador binário, apenas uma de suas 2 n saídas é ativada em função do valor de suas n entradas. Opcionalmente, pode haver uma entrada de habilitação (enable). Tabela mostra o funcionamento do circuito decodificador em questão. xistem vários tipos de decodificadores que diferem tanto no número de bits de endereço quanto na própria função. Por exemplo: decodificadores para display de sete segmentos, decodificadores decimais, etc. omo exemplos de circuitos integrados, pode-se citar o 7418 e 7419. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 4

PUSP PS 2011/205/255 Laboratório igital Tabela - Tabela Verdade do ecodificador Octal. 0 1 2 4 5 6 7 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 X X X 1 1 1 1 1 1 1 1 mplementação de Funções Lógicas com ecodificadores Uma das aplicações dos decodificadores é a geração de termos de funções lógicas. ssim, podem-se implementar as funções de três variáveis, abaixo detalhadas, como mostrado na figura 1.6 (considerando-se como a entrada mais significativa). F = + + F 1 = + + 0 F 1 1 2 4 5 X X 6 7 X F Figura 1.6 - mplementação de Funções Lógicas com ecodificadores Neste caso fica evidente a vantagem de se poder gerar várias funções com as mesmas variáveis, utilizando um único decodificador para construir os seus termos. mpliação da apacidade de um ecodificador nalogamente aos multiplexadores, os decodificadores podem ser encadeados para manipular um número maior de variáveis de endereço. figura 1.7 mostra como um decodificador para 8 pode ser construído a partir de dois decodificadores 2 para 4 com sinal de habilitação da entrada. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 5

PUSP PS 2011/205/255 Laboratório igital S 0 O0 0 S 1 O1 1 S 2 O2 S O 2 S 0 S 1 S 2 O4 O5 O6 S O7 Figura 1.7 ecodificador para 8 construído a partir de dois decodificadores 2 para 4. 1.. odificador de Prioridade Um codificador de prioridade produz, na sua saída, um código binário correspondente à entrada de maior número acionada. O diagrama de blocos de um codificador de oito entradas é apresentado na figura 1.8. 7 6 5 4 2 1 0 G S 0 Figura 1.8 - iagrama de locos de um odificador de Prioridade. O funcionamento do codificador de prioridade pode ser deduzido a partir do exame da Tabela. Tabela - Tabela Verdade do odificador de Prioridade de 8 ntradas. 0 1 2 4 5 6 7 GS 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 X 0 1 1 1 1 1 1 0 1 1 0 1 0 X X 0 1 1 1 1 1 0 1 0 1 1 0 X X X 0 1 1 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 0 1 1 1 0 X X X X X 0 1 1 0 0 1 0 1 0 X X X X X X 0 1 0 0 0 1 1 0 X X X X X X X 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 X X X X X X X X 1 1 1 1 1 O sinal 0 é utilizado para o cascateamento, ou seja, quando se deseja formar codificadores de maior capacidade a partir de dois ou mais codificadores de menor capacidade. O 74148 é um circuito integrado que apresenta a função de um codificador de prioridade de 8 entradas. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 6

PUSP PS 2011/205/255 Laboratório igital 2. LOGRF Fairchild Semiconductor. TTL ata ook. Mountain View, alifornia, 1978. FRGN,.; SRV,. M. ngenharia do Projeto Lógico igital: onceitos e Prática. ditora dgard lücher Ltda, 1995. TO, R. J.; WMR, N. S.; MOSS, G. L. igital Systems: principles and applications. 9 th ed., Prentice-Hall, 2004. WKRL, J. F. igital esign Principles & Practices. rd edition, Prentice Hall, 2000. mplementação de Funções Lógicas com Multiplexadores e ecodificadores (2006) 7