Microprocessadores Tópicos Esp. em Eletrônica Industrial

Transcrição

1 UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ - UTFPR DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA - DAELT CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA - PPGSE Microprocessadores Tópicos Esp. em Eletrônica Industrial - amauriassef@utfpr.edu.br paginapessoal.utfpr.edu.br/amauriassef

2 Tiva C TM4C23GH6PM Módulo Universal Asynchronous Receivers/Transmitters (UARTs) 8 UARTs Gerador de baud-rate (Taxa de Transmissão) programável até 5 Mbps para velocidade regular (/6) ou 0 Mbps para alta velocidade (/8) FIFOs 6x8 separadas para Tx e Rx para reduzir o carregamento do serviço de interrupção Comprimento da FIFO programável e níveis de disparo de /8, ¼, ½, ¾ e 7/8 Padrão de comunicação assíncrona com bits start, stop e parity 2

3 5, 6, 7 ou 8 bits de dados Paridade par, ímpar ou sem paridade Geração de ou 2 stop bit IrDA serial-ir (SIR) encoder/decoder IrDA ou UART programáveis Suporte para comunicação com smart card e padrão EIA-485 de 9 bits Controle de fluxo de Modem (na UART) Interruções padrões de nível de FIFO ou fim de transmissão (End-of-Transmission EOT) Transferência eficiente usando o Micro Controlador de Acesso Direto à Memória (µdma) 3

4 Diagrama em blocos 6-MHz ±% Onde n vai de 0 a 7 (8 UARTs) 4

5 Descrição Os sinais das UARTs são funções alternadas dos sinais GPIO e por padrão são configurados como GPIO Exceção: pinos U0Rx (PA0) e U0Tx (PA) com função UART O bit AFSEL no registro GPIO Alternate Function Select (GPIOAFSEL) (p. 67) deve ser escolhido para a função UART O numero no parênteses é a codificação que deve ser programada no campo PMCn do registro GPIO Port Control (GPIOPCTL) (p. 688) para atribuir os sinais da UART para o pino GPIO específico. 5

6 6

7 Pinos das UARTs 7

8 Principais registros da UART (p. 906) UARTDR (UART Data): Registro de dados (a interface para os FIFOs) Bit Nome Valor Descrição: OE Overrun Error 0 Nenhum dado foi perdido devido a uma sobrecarga FIFO Novos dados foram recebidos quando o FIFO estava cheia, resultando em perda de dados. 8

9 Bit Nome Valor Descrição :0 BE Break Error PE Parity Error FE Frame Error Data Tx/Rx 0 Não ocorreu nenhuma condição de ruptura Uma condição de quebra foi detectada, indicando que a entrada de dados de recebimento foi mantida baixa por mais tempo que um tempo de transmissão de palavras completas (definido como start, data, parity e stop bits) 0 Não ocorreu nenhum erro de paridade A paridade do caractere de dados recebido não corresponde à paridade definida pelos bits 2 e 7 do registro UARTLCRH 0 Não ocorreu nenhum erro de quadro O caractere recebido não possui um bit de parada válido (um bit de parada válido é ). Os dados que devem ser transmitidos através do UART são escritos neste campo Quando lido, este campo contém os dados recebidos pelo UART 9

10 UARTRSR/UARTECR (UART Rx Status/Error Clear) R0 UARTRSR/UARTECR (UART Rx Status/Error Clear) WO *Escrever no registro UARTECR para limpar os erros 0

11 UARTFR (UART Flag) R0 Bit Nome Valor Descrição TXFE Tx FIFO Empty RXFF RxFIFO Full TXFF Tx FIFO Full RXFE Rx FIFO Empty 0 O transmissor possui dados para transmitir Se a FIFO estiver desativada (FEN é 0), o registro de retenção de Tx está vazio. Se a FIFO estiver habilitada (FEN é ), a FIFO de Tx está vazia. 0 O receptor pode receber dados Se a FIFO estiver desativada (FEN é 0), o registro de retenção está cheio. Se a FIFO estiver habilitada (FEN é ), a FIFO de recebimento está cheia. 0 O transmissor não está cheio. Se a FIFO estiver desativada (FEN é 0), o registro de retenção de Tx está cheio. Se a FIFO estiver habilitada (FEN é ), a FIFO de Tx está cheia. 0 O receptor não está vazio Se a FIFO estiver desativada (FEN é 0), o registro de retenção está vazio. Se a FIFO estiver habilitada (FEN é ), a FIFO de recebimento está vazia.

12 Bit Nome Valor Descrição 3 BUSY 0 CTS Clear To Send 0 A UART não está ocupada A UART está ocupada transmitindo dados. Este bit permanece configurado até que o byte completo, incluindo todos os bits de parada, tenha sido enviado do registro de deslocamento 0 O sinal UCTS não é utilizado O sinal UCTS é utilizado UARTIBRD (UART Integer Baud-Rate Divisor) Bit Nome Descrição 3:6 Reservado Reservado 5:0 DIVINT Parte inteira do divisor de Baud-Rate 2

13 UARTFBRD (UART Fractional Baud-Rate Divisor) Bit Nome Descrição 3:6 Reservado Reservado 5:0 DIVFRAC Parte fracionária do divisor de Baud-Rate UARTLCRH (UART Line Control) Bit Nome Valor Descrição: 7 SPS Stick Parity Select Quando os bits, 2 e 7 do UARTLCRH são configurados, o bit de paridade é transmitido e verificado como 0. Quando os bits e 7 são definidos e 2 é desmarcado, o bit de paridade é transmitido e verificado como um. Quando este bit está limpo, a paridade do stick está desativada 3

14 Bit Nome Valor Descrição 6: WLEN Word Length FEN Enable FIFOs STP2 Two Stop Bits Select EPS Even Parity Select Os bits indicam o número de bits de dados Tx ou Rx em um quadro da seguinte maneira: 0x0-5 bits (padrão) 0x - 6 bits 0x2-7 bits 0x3-8 bits 0 As FIFOs estão desativadas (modo de caractere). As FIFOs tornam-se registros de espera de byte de profundidade. Aos buffers das FIFOs de Tx e Rx são ativados (modo FIFO). 0 Um bit de parada é transmitido no final de um quadro. Dois bits de parada são transmitidos no final de um quadro. A lógica de recepção não verifica se há dois bits de parada recebidos. 0 É realizada paridade ímpar que verifica por um número ímpar de s. Geração e verificação de paridade par são realizadas durante a Tx e Rx, que verifica por um número par de s em dados e bits. 4

15 Bit Nome Valor Descrição 0 PEN Parity Enable BRK Send Break 0 A paridade é desativada e nenhum bit de paridade é adicionado ao quadro de dados. A verificação e geração de paridade está ativada. 0 Uso normal. Um nível baixo é continuamente emitido no sinal UnTx, depois de completar a transmissão do caractere atual. Para a execução adequada do comando break, o software deve definir este bit para pelo menos dois quadros (períodos de caracteres). UARTCTL (UART Control) 5

16 Bit Nome Valor Descrição CTSEN Enable Clear To Send RTSEN Enable Request to Send RTS Request to Send RXE Receive Enable TXE Transmit Enable LBE Loop Back Enable 0 O controle de fluxo de hardware CTS está desabilitado. O controle de fluxo de hardware CTS está habilitado. Os dados só são transmitidos quando o sinal UCTS é afirmado. 0 O controle de fluxo de hardware RTS está desativado O controle de fluxo de hardware RTS está habilitado. Os dados só são solicitados (afirmando URTS) quando o FIFO de recebimento possui entradas disponíveis. Quando o RTSEN é 0, o status desse bit é refletido no sinal URTS. Se RTSEN estiver configurado, este bit será ignorado em uma gravação e deve ser ignorado em leitura. 0 A seção Rx da UART está desativada. A seção Rx da UART está habilitada. 0 A seção de Tx da UART está desativada. A seção de Tx da UART está habilitada. 0 Operação normal. O caminho UnTx é alimentado através do caminho UnRx. 6

17 Bit Nome Valor Descrição HSE High- Speed Enable EOT End of Transmis sion Smart Card Support SIR Low- Power Mode 0 A UART é sincronizada usando o relógio do sistema dividido por 6. A UART é sincronizada usando o relógio do sistema dividido por 8. 0 O bit TXRIS é definido quando a condição FIFO de transmissão especificada em UARTIFLS é atendida O bit TXRIS é configurado somente depois que todos os dados transmitidos, incluindo bits de parada, apagaram o serializador. 0 Operação normal. 0 A UART opera no modo Smart Card. Os bits de baixo nível são transmitidos como um pulso alto ativo com uma largura de 3/6 do período do bit. O UART opera no modo SIR Low-Power. Os bits de baixo nível são transmitidos com uma largura de pulso que é 3 vezes o período do sinal de entrada IrLPBaud6, independentemente da taxa de bits selecionada. 7

18 Bit Nome Valor Descrição 0 SIREN SIR Enable UARTEN UART Enable 0 Operação normal. O bloco IrDA SIR está habilitado e o UART irá transmitir e receber dados usando o protocolo SIR. 0 The UART is disabled. The UART is enabled. UARTCC (UART Clock Configuration) Bit Nome Descrição 3:4 Reservado Reservado 3:0 CS UART Baud Clock Source A tabela a seguir especifica a origem que gera para o relógio da UART: 0x0 System Clock 0x-0x4 reservado 0x5 PIOSC (6 MHz +-%) 0x5-0xF Reservado 8

19 Descrição funcional O UART está configurado para transmissão e/ou recepção através dos bits TXE e RXE do registrador UART Control (UARTCTL) (p. 98) Antes de programar qualquer registro de controle, o UART deve ser desabilitado ao limpar o bit UARTEN no UARTCTL O módulo UART também inclui um bloco codificador/decodificador IR serial (SIR) que pode ser conectado a um transceptor infravermelho para implementar uma camada física IrDA SIR. A função SIR é programada usando o registro UARTCTL 9

20 Lógica de Transmissão e Recepção A lógica de transmissão executa a conversão paralelo para serial nos dados lidos a partir do FIFO de transmissão A lógica de controle emite o fluxo de bit serial começando com um start bit e seguido pelos bits de dados (LSB primeiro), bit de paridade e os bits de parada de acordo com a configuração programada nos registros de controle 20

21 Geração do Baud-Rate O divisor de taxa de transmissão é um número de 22 bits composto por um inteiro de 6 bits e uma parte fracionada de 6 bits O número inteiro de 6 bits é carregado através do registro UART Integer Baud-Rate Divisor (UARTIBRD) (p. 94) e a parte fracionada de 6 bits é carregada com o registro UART Fractional Baud-Rate Divisor (UARTFBRD) (p. 95) O divisor de baud-rate (BRD) tem a seguinte relação com o relógio do sistema (onde BRDI é a parte inteira do BRD e BRDF é a parte fracionada, separada por uma casa decimal) 2

22 onde UARTSysClk é o relógio do sistema conectado ao UART, e ClkDiv é 6 (se HSE no UARTCTL estiver limpo) ou 8 (se HSE estiver configurado) Por padrão, o clock da UART é gerado pelo System Clock Alternativamente, o UART pode ser sincronizado a partir do oscilador de precisão interno (PIOSC), independentemente da seleção do relógio do sistema. Isso permitirá que o relógio da UART seja programado independentemente das configurações PLL do relógio do sistema 22

23 O número fracionário de 6 bits (que deve ser carregado no campo de bits DIVFRAC no registro UARTFBRD) pode ser calculado tomando a parte fracionada do divisor de baud rate, multiplicando-o por 64 e adicionando 0,5 para considerar os erros de arredondamento 23

24 Juntamente com o registro UART Line Control, High Byte (UARTLCRH) (p. 96), os registros UARTIBRD e UARTFBRD formam um registro interno de 30 bits. Este registro interno só é atualizado quando uma operação de gravação para UARTLCRH é executada, portanto, qualquer alteração no divisor de taxa de transmissão deve ser seguida por uma gravação no registro UARTLCRH para que as alterações entrem em vigor Para atualizar os registros de baud-rate, existem quatro sequências possíveis: Escrever no UARTIBRD, UARTFBRD e UARTLCRH Escrever no UARTFBRD, UARTIBRD e UARTLCRH Escrever no UARTIBRD e UARTLCRH Escrever no UARTFBRD e UARTLCRH 24

25 Transmissão de dado Os dados de Tx e Rx são armazenados em duas FIFOs de 6 bytes, embora o FIFO de recebimento tenha quatro bits extras por caractere para informações de status Para Tx, os dados são gravados na FIFO Tx. Se a UART estiver habilitada, ele faz com que um quadro de dados comece a transmitir com os parâmetros indicados no registro UARTLCRH Os dados continuam a ser transmitidos até que não haja dados na FIFO de transmissão. O bit BUSY no registro UART Flag (UARTFR) (p. 9) é setado assim que os dados são gravados no FIFO de transmissão (ou seja, se a FIFO não está vazia) e permanece assim enquanto os dados estão sendo transmitidos. O bit BUSY é negado apenas quando a FIFO Tx está vazia, e o último caractere foi transmitido do registro de deslocamento, incluindo os bits de parada 25

26 Quando o Rx está ocioso (o sinal UnRx é continuamente ), e a entrada de dados é baixa (um bit de início foi recebido), o contador de recebimento começa a correr e os dados são amostrados no oitavo ciclo de Baud6 ou quarto ciclo de Baud8 dependendo na configuração do bit HSE (bit 5) no UARTCTL (p. 895) O bit de início é válido e reconhecido se o sinal UnRx ainda estiver baixo no oitavo ciclo de Baud6 (HSE clear) ou no quarto ciclo de Baud 8 (HSE set), caso contrário, ele é ignorado. Após a detecção de um bit de início válido, os bits de dados sucessivos são amostrados em cada 6º ciclo de Baud6 ou 8º ciclo de Baud8 (ou seja, um período de um período posterior) de acordo com o comprimento programado dos caracteres de dados e o valor do bit HSE em UARTCTL. O bit de paridade é verificado se o modo de paridade estiver ativado. O comprimento e a paridade dos dados são definidos no registro UARTLCRH 26

27 Por fim, um bit de parada válido é confirmado se o sinal UnRx for alto, caso contrário, ocorreu um erro de enquadramento (frame). Quando uma palavra completa é recebida, os dados são armazenados no FIFO de recebimento, juntamente com todos os bits de erro associados a essa palavra Interrupts Overrun Error, Break Error, Parity Error, Framing Error, Receive Timeout Tx (quando a condição definida no bit TXIFLSEL no registro UARTIFLS é atendida ou se o bit EOT no UARTCTL estiver configurado, quando o último bit de todos os dados transmitidos deixar o serializador) Rx (quando a condição definida no bit RXIFLSEL no registro UARTIFLS é atendida) 27

28 Inicialização e Configuração. Ative o módulo UART usando o registro RCGCUART (p. 344). 2. Ative o relógio para o módulo GPIO apropriado através do registro RCGCGPIO (p. 340). Para descobrir qual a porta GPIO para habilitar, consulte a Tabela 23-5 na página Defina os bits GPIO AFSEL para os pinos apropriados (p. 67). Para determinar quais GPIOs devem ser configurados, consulte a Tabela 23-4 na página Configure o nível de corrente GPIO e/ou a taxa de disparo conforme especificado para o modo selecionado (p. 673 e p. 68). 5. Configure os campos PMCn no registro GPIOPCTL para atribuir os sinais UART aos pinos apropriados (p. 688 e a Tabela 23-5 na p. 35). 28

29 Exemplo Assumindo que o clock da UART é 20 MHz, e a configuração desejada é baud rate de 5200 (velocidade regular), comprimento de dados de 8 bits, bit de parada, sem paridade, FIFOs desabilitadas e sem interrupções, BRD = BRDI + BRDF = UARTSysClk/(ClkDiv Baud Rate) BRD = =0,8507 BRDI = 0, isto é, UARTIBRD = 0 BRDF = 0,8507 UARTFBRD = integer(0, ,5) UARTFBRD = 55 29

30 Com os valores BRD calculados, a configuração da UART é gravada no módulo na seguinte ordem:. Desative a UART apagando o bit UARTEN no registro UARTCTL 2. Escreva a parcela inteira do BRD no registro UARTIBRD 3. Escreva a parcela fracionada do BRD no registro UARTFBRD 4. Escreva os parâmetros de série desejados no registro UARTLCRH (neste caso, um valor de 0x ) 5. Configure a fonte de relógio UART escrevendo para o registro UARTCC 6. Opcionalmente, configure o canal μdma (p. 585) e ative a(s) opção(ões) DMA no registro UARTDMACTL 7. Ative o UART definindo o bit UARTEN no registro UARTCTL 30

31 Configuração da UART0 para o Tiva C TM4C23G LauchPad 3

32 32

33 APIs do TivaWare #include "driverlib/uart.h" #include "utils/uartstdio.h" extern void UARTStdioConfig(uint32_t ui32port, uint32_t ui32baud, uint32_t ui32srcclock); extern int UARTgets(char *pcbuf, uint32_t ui32len); extern unsigned char UARTgetc(void); extern void UARTprintf(const char *pcstring,...); extern void UARTvprintf(const char *pcstring, va_list vaargp); extern int UARTwrite(const char *pcbuf, uint32_t ui32len); #ifdef UART_BUFFERED extern int UARTPeek(unsigned char ucchar); extern void UARTFlushTx(bool bdiscard); extern void UARTFlushRx(void); extern int UARTRxBytesAvail(void); extern int UARTTxBytesFree(void); extern void UARTEchoSet(bool benable); #endif 33

34 Código de inicialização com o TivaWare Projeto exemplo Hello #include <stdint.h> #include <stdbool.h> #include "inc/hw_memmap.h" #include "inc/hw_types.h" #include "driverlib/debug.h" #include "driverlib/fpu.h" #include "driverlib/gpio.h" #include "driverlib/pin_map.h" #include "driverlib/rom.h" #include "driverlib/sysctl.h" #include "driverlib/uart.h" #include "utils/uartstdio.h" #include <inc/tm4c23gh6pm.h> //Desbloqueio do pino PF0 GPIO_PORTF_LOCK_R = 0x4C4F434B; GPIO_PORTF_CR_R = 0xF; #define RED_LED GPIO_PIN_ //PF #define BLUE_LED GPIO_PIN_2 //PF2 #define GREEN_LED GPIO_PIN_3 //PF3 #define SW GPIO_PIN_4 //PF4 #define SW2 GPIO_PIN_0 //PF0 34

35 //***************************************************************************** // // Configure the UART and its pins. This must be called before UARTprintf(). // //***************************************************************************** void ConfigureUART(void) { // Enable the GPIO Peripheral used by the UART. ROM_SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOA); // Enable UART0 ROM_SysCtlPeripheralEnable(SYSCTL_PERIPH_UART0); // Configure GPIO Pins for UART mode. ROM_GPIOPinConfigure(GPIO_PA0_U0RX); ROM_GPIOPinConfigure(GPIO_PA_U0TX); ROM_GPIOPinTypeUART(GPIO_PORTA_BASE, GPIO_PIN_0 GPIO_PIN_); // Use the internal 6MHz oscillator as the UART clock source. UARTClockSourceSet(UART0_BASE, UART_CLOCK_PIOSC); } // Initialize the UART for console I/O. // UARTStdioConfig(0, 5200, ); 35

36 while() { // // Turn on the BLUE LED. // GPIOPinWrite(GPIO_PORTF_BASE, GPIO_PIN_2, GPIO_PIN_2); // // Delay for a bit. // SysCtlDelay(SysCtlClockGet() / 0 / 3); // // Turn off the BLUE LED. // GPIOPinWrite(GPIO_PORTF_BASE, GPIO_PIN_2, 0); // // Delay for a bit. // SysCtlDelay(SysCtlClockGet() / 0 / 3); } UARTprintf("Hello, world!\n"); 36

37 Visualização dos dados seriais via o software Putty 37

38 Referências Main page: Tiva C Series TM4C23G LaunchPad: TM4C23GH6PM folder: LaunchPad Wiki: Valvano, Jonathan. Embedded Systems (Introduction to Arm\xae Cortex\u222-M Microcontrollers) (p. 260). Jonathan Valvano. E Microcontroladores ARM7 (Philips - Família LPC23x) : O poder dos 32 Bits - teoria e prática / Daniel Rodrigues de Sousa Microcontroladores ARMTM CortexTM-M3 (família LPC75x/6x da NXP) : Programação em linguagem C / Alberto Noboru Miyadaira Introdução aos microcontroladores ARM Cortex-M4 Tiva C Series da Texas Instruments, Stéfano Andrade de Souza, Março de